基于SPI总线协议的串行数据透传系统

摘要

本公开提供一种基于SPI总线协议的串行数据透传系统，包括：上位机，包括微控制器；以及从机芯片单元，包括多个串行连接的从机芯片，每个所述从机芯片包括主侧控制器、从侧控制器、以及两组多路选择器。所述多个串行连接的从机芯片中首个从机芯片的从侧控制器与所述上位机的微控制器相连，其余从机芯片的从侧控制器分别与前一从机芯片的主侧控制器相连，实现上位机对所有串联从机芯片的数据读写操作。

说明书

技术领域

本公开涉及集成电路技术领域，尤其涉及一种基于SPI总线协议的串行数据透传系统。

背景技术

SPI(Serial Peripheral Interface，串行外围设备接口)是由Motorola公司最先提出的一种高速的，全双工，同步的通信总线，并且在芯片的引脚上只占用4根线，节约了芯片的管脚，同时为PCB布局上节省了空间，正是这种简单易用的特性，现在越来越多的设备都支持这种通信协议。

SPI接口是传感器芯片的常用接口，作为传感器芯片配置和传感数据交互的通信接口。传统的微控处理器或者处理器通过SPI协议与芯片进行通信，可以采用一对一或者一对多进行通信。当采用一对N通信的架构时，就需要MCU(Microcontroller Unit，微控处理器)输出N个CSN端口，分别连接一个目标芯片，但这样会显著增加微控处理器的端口数量，从而降低MCU的使用效率，使得SPI通信系统的扩展性能受到明显制约。

发明内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种基于SPI总线协议的串行数据透传系统，以缓解现有技术中一主对多从的SPI通信系统对主控处理器接口资源占据过多，造成电路系统扩展性低、通信效率低下等技术问题。

(二)技术方案

本公开提供一种基于SPI总线协议的串行数据透传系统，包括：上位机，包括微控制器；以及从机芯片单元，包括多个串行连接的从机芯片，每个所述从机芯片包括主侧控制器、从侧控制器、以及两组多路选择器。

根据本公开实施例，所述多个串行连接的从机芯片中首个从机芯片的从侧控制器与所述上位机的微控制器相连，其余从机芯片的从侧控制器分别与前一从机芯片的主侧控制器相连，实现上位机对所有串联从机芯片的数据读写操作。

根据本公开实施例，所述多路选择器，用于对所在从机芯片发出旁路信号，实现上位机发出的SPI信号的穿通功能，从而对任一指定从机芯片进行数据读取操作。

根据本公开实施例，主机发起写操作，片选地址为00，则表示主机需要写入每一个从机芯片；若片选地址为非00，则只写入到对应片选地址的从机芯片。

根据本公开实施例，多路选择器所在从机芯片的片选地址与上位机发出的写操作中的片选地址相同，则直接执行写入操作。

根据本公开实施例，多路选择器所在从机芯片的片选地址与上位机发出的写操作中的片选地址不相同，则多路选择器发出旁路信号切换为旁路模式，实现上位机发出的写入命令的穿通功能，将该写操作传输至下一级从机芯片，直至写入对应片选地址的从机芯片。

根据本公开实施例，上位机发出读操作时，从机芯片识别自身片选地址小于上位机发出的读操作中的预读片选地址，则切换为旁路模式。

根据本公开实施例，每个所述从机芯片中，还包括自动编址寄存器，用于在上电启动后，对所在芯片执行自动编址。

(三)有益效果

从上述技术方案可以看出，本公开基于SPI总线协议的串行数据透传系统至少具有以下有益效果其中之一或其中一部分：

(1)可以大幅度节省主机的端口资源，节约了系统板级布线；

(2)实现了透传系统可靠的双向数据交换，保证了SPI总线协议的完整性，降低了系统设计难度；

(3)具有良好的扩展性，在不超过编址寄存器最大值的情况下，可以实现从机芯片数目的灵活调整，提高了系统设计的效率。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了本公开实施例的基于SPI总线协议的串行数据透传系统本公开的组成结构示意框图；

图2示意性示出了本公开实施例的SPI协议的典型读写操作时序；

图3示意性示出了本公开实施例的本公开基于SPI总线协议的串行数据透传系统写模式等效连接图；

图4示意性示出了本公开实施例的本公开基于SPI总线协议的串行数据透传系统读模式等效连接图；

图5示意性示出了本公开实施例的本公开基于SPI总线协议的串行数据透传系统的自动编址流程图；

图6示意性示出了本公开实施例的本公开基于SPI总线协议的串行数据透传系统的芯片写操作流程图。

图7示意性示出了本公开实施例的本公开基于SPI总线协议的串行数据透传系统的系统读操作流程图。

具体实施方式

本公开提供了一种基于SPI总线协议的串行数据透传系统，由支持该系统的芯片内接口电路的设计方案和基于SPI协议的读写操作流程组成，在遵守SPI协议内容的基础上，实现高效的一对多通信功能。

在实现本公开的过程中发明人发现，SPI以主从方式进行通信，一个主设备多个从设备，至少需要四根信号线，分别是：MOSI(Master Output/Slave Input，主机输出/从机输入)信号线，由主设备控制；MISO(Master Input/Slave Output，主机输入/从机输出)信号线，由从设备控制；SCLK(时钟)信号线，由主设备产生；CSN(从设备使能)信号线，由主设备控制。其中CSN信号线是控制芯片是否被选中，也就是说片选信号为预先规定的使能信号时(低电平)，对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能，参考图2所示为一个SPI接口的典型读写时序图，基于本公开的基于SPI总线协议的串行数据透传系统，能够改善一对多SPI通信系统的效率。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

在本公开实施例中，提供一种基于SPI总线协议的串行数据透传系统，结合图1、图3、图4所示，所述基于SPI总线协议的串行数据透传系统，包括：

上位机，包括微控制器；以及

从机芯片单元，包括多个串行连接的从机芯片，每个所述从机芯片包括主侧控制器、从侧控制器、以及两组多路选择器；

其中，所述多个串行连接的从机芯片中首个从机芯片的从侧控制器与所述上位机的微控制器相连，其余从机芯片的从侧控制器分别与前一从机芯片的主侧控制器相连；

所述多路选择器，受从机芯片中从侧控制器输出的Bypass信号控制，实现上位机对任一指定从机芯片的数据读取操作。

在本公开实施例中，图1示出了本方案中的基于SPI总线协议的串行数据透传系统，由上位机(微控制器MCU等)和若干个从机芯片串行连接构成，串行连接的方式为本芯片的SPI从侧(Slave)连接上一级芯片的主侧(Master)，同时本芯片的SPI主侧再连接下一级芯片的从侧。方案中的从机芯片内包含一个SPI从侧控制器和一个SPI主侧控制器，还包括两组多路选择器(mux1、mux2)并由从侧控制器输出的旁路(Bypass)信号控制。当Bypass信号无效时，芯片内连接方式为主从协议控制器独立工作，中间只做数据的交换；当Bypass信号有效时，芯片内连接方式为旁路该芯片内的主从控制器，实现SPI信号的穿通功能，即将上一级芯片的SPI信号组与下一级的SPI信号组直接连接。

在本公开实施例中，结合上述说明的控制方式及图3所示，可得本公开所述的基于SPI总线的串行数据透传系统写模式等效连接图；如图4所示，则以读chip2芯片为例，显示了本系统为旁路(Bypass)模式时读模式等效连接图，其中可见chip1切换为旁路模式。

在本公开实施例中，如图2所示，显示SPI协议的写操作只使用了CSN、SCLK和MOSI三个信号，均是由主机发出；SPI协议的读操作则用到了全部的SPI接口信号。由此，可以确定为了兼容SPI总线接口协议，写操作可以支持一主机对多从机模式；而一主机对多从机模式的读操作，如果放弃多个CSN信号的使能，必须采用一对一的模式。

在本公开实施例中，如图5所示，在上电启动后，必须首先执行自动编址，其中利用到了在从机芯片中设定的一个特殊寄存器，即自动编址寄存器(寄存器地址为00)。具体操作包括，上电启动后，由主机发起写操作，片选地址为00，寄存器地址为00，数据为01。第一级芯片的SPI Slave控制器接收到该数据后，将识别设置该第一级芯片的片选地址为01，并将数据加1后(即片选地址为00，寄存器地址为00，数据为02)，通过本级芯片的SPI Master控制器写入第二级芯片，则第二级芯片的片选地址即识别设置为02，依次逐级完成写操作，即可实现串行连接芯片的自动编址。

在本公开实施例中，如图6所示，具体展现为通过从机芯片的数据识别，可以实现主机微控制器MCU对所有串联从机芯片的数据写入和对一个从机芯片的数据写入。具体操作如下：主机发起写操作，片选地址为00，则表示主机需要写入每一个从机芯片；若片选地址为非00，则只写入到指定芯片。当从机芯片接收到写命令之后，将判断其中的片选地址是否与本芯片的编址相同(即与编址产生的地址00寄存器的数据是否一致)，如果一致则存入对应寄存器，写操作结束；若片选地址与本机不一致，则不存储数据，并继续使用SPIMaster继续向下一级芯片执行相同的写操作。

在本公开实施例中，如图7所示，分别涉及到写“预读地址”并识别做模式切换、一对一读操作和模式复位三个阶段。具体操作流程如下：系统首先执行写操作，对所有从机芯片的01地址寄存器(预读地址寄存器)写入将要执行读操作的片选地址，如此每个从机芯片均可识别，主机是否将要对本芯片执行读操作；芯片识别本机编址小于预读片选地址，则切换为旁路(Bypass)模式；整体串联透传系统将构成临时的一对一SPI连接，主机可执行正常的读操作；读操作完成后，主机将通过给所有芯片的01地址寄存器清零，实现从机芯片从旁路模式(Bypass)复位至串行写模式。

以上所述的具体实施实例，对本公开的目的、技术方案和有益效果进行了进一步的详细说明。所应理解的是，以上所述仅为本公开的具体实施实例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开基于SPI总线协议的串行数据透传系统有了清楚的认识。

综上所述，本公开提供了一种基于SPI总线协议的串行数据透传系统，对于一对多的SPI系统需求，可以大幅度节省主机的端口资源，节约了系统板级布线。通过设计合理的工作方式，包括自动编址、写操作、读操作流程等，基于SPI总线协议实现了透传系统可靠的双向数据交换，保证了SPI总线协议的完整性，降低了系统设计难度，具有良好的扩展性，在不超过编址寄存器最大值的情况下，可以实现从机芯片数目的灵活调整，提高了系统设计的效率。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。