一种中断响应时间测试方法、设备及介质

摘要

本申请提供了一种中断响应时间测试方法、设备及介质，应用在中断响应时间测试系统中，方法包括：测试设备接收终端发送的中断生成参数，并根据中断生成参数向终端发送中断请求；重复执行发送过程，直至发送了相应个数的中断请求；向终端发送中断完成标志，以使终端根据发送过程确定终端对应的中断响应时间。用户可以自主设置需要测试的中断属性和测试次数，满足用户的多样性需求。测试设备可以为板卡制，方便携带，运用灵活，制作成本小，为现有终端系统的中断响应能力提供通用且易用的测试方法，且可靠性高、运维成本低、操作过程简单，提升用户的使用体验性。

说明书

技术领域

本申请涉及中断测试技术领域，具体涉及一种中断响应时间测试方法、设备及介质。

背景技术

中断是指终端运行过程中，出现某些意外情况需主机干预时，终端能自动停止正在运行的程序并转入处理新情况的程序，处理完毕后又返回原被暂停的程序继续运行。中断响应是解决中断的发现和接收问题的过程，是由中断装置完成的。

近年来，电子信息技术产业发展迅速，高速通信被越来越多地应用于终端系统中，用户在进行上层应用软件开发时往往对系统的中断响应时间有特定的要求，而对系统中断响应时间的测量却没有通用且易用的方法。

发明内容

为了解决上述问题，本申请提出了一种中断响应时间测试方法，应用在中断响应时间测试系统中，所述中断响应时间测试系统包括相互连接的测试设备、待测试的终端，所述方法包括：所述测试设备接收所述终端发送的中断生成参数，并根据所述中断生成参数向所述终端发送中断请求；重复执行发送过程，直至发送了相应个数的所述中断请求，所述相应个数基于中断生成参数确定；向所述终端发送中断完成标志，以使所述终端根据所述发送过程确定所述终端对应的中断响应时间；所述发送过程包括：接收所述终端针对所述中断请求返回的中断接收标志，并向所述终端发送新的中断请求。

在一个示例中，所述测试设备包括总线模块、中断控制模块和中断生成模块；所述总线模块，用于支持数据传输；所述中断生成模块，用于生成所述中断请求；所述中断控制模块，用于控制所述中断生成模块的启停。

在一个示例中，根据所述中断生成参数向所述终端发送中断请求，包括：所述中断控制模块向所述中断生成模块发送控制信号；所述中断生成模块根据所述中断生成参数、所述控制信号，生成中断请求，并向所述终端发送所述中断请求。

在一个示例中，所述发送过程还包括：所述中断生成模块接收所述终端发送的响应完成标志，并根据所述响应完成标志确定本次发送过程对应的中断响应时间。

在一个示例中，所述终端包括参数配置模块、中断响应模块、中断统计模块和总线通用驱动模块；所述参数配置模块，用于配置所述中断生成参数；所述中断响应模块，用于在接收到所述中断请求后，向所述测试设备发送所述中断终端接收标志，并在执行中断响应后，向所述测试设备发送所述响应完成标志；所述中断统计模块，用于根据每次发送过程对应的中断响应时间，确定所述终端对应的中断响应时间；所述总线通用驱动模块，用于支持数据传输。

在一个示例中，所述方法还包括：所述中断统计模块，将各发送过程对应的中断响应时间中，最长的时间作为所述终端对应的中断响应时间。

在一个示例中，所述方法还包括：所述终端通过预设的显示方式显示所述中断响应时间，显示方式至少包括文本信息、图像显示、音频播报中的至少一种。

在一个示例中，所述测试设备包括FPGA芯片，所述总线模块为PCIe模块，所述总线通用驱动模块为PCIe通用驱动模块。

另一方面，本申请还提出了一种中断响应时间测试设备，包括：至少一个测试设备；以及，与所述至少一个测试设备通信连接的待测终端；其中，所述测试设备存储有可被所述至少一个待测终端执行的中断请求，所述中断请求被所述待测终端执行，以使所述一种中断响应时间测试设备能够执行如上述任意一个示例所述的方法。

另一方面，本申请还提出了一种中断响应时间测试的非易失性计算机存储介质，存储有计算机可执行指令，其特征在于，所述计算机可执行指令设置为：如上述任意一个示例所述的方法。

通过本申请提出的一种中断响应时间测试方法能够带来如下有益效果：

用户可以自主设置需要测试的中断属性和测试次数，满足用户的多样性需求。测试设备可以为板卡制，方便携带，运用灵活，制作成本小，带来的经济效益大，为现有终端系统的中断响应能力提供通用且易用的测试方法，且可靠性高、运维成本低、操作过程简单，提升用户的使用体验性。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种中断响应时间测试方法的流程图；

图2为本申请实施例提供的一种中断响应时间测试系统的示意图；

图3为本申请实施例提供的一种中断响应时间测试系统的设备示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。

本申请实施例提供一种中断响应时间测试方法，应用在中断响应时间测试系统中，中断响应时间测试系统包括相互连接的测试设备、待测试的终端。测试设备用于生成用于测试的中断请求和确定中断响应时间，其可以包括FPGA芯片和外围电子器件及PCB板；终端可以是计算机等设备，在计算机上通常设置有相应的插槽，通过将测试设备插入到插槽中将两者进行连接。当然，也可以通过相应的数据线、接口等连接，采用有线的方式连接，或者通过Wi-Fi、蓝牙等无线的方式进行连接。

如图1和图2所示，本申请实施例提供一种中断响应时间测试方法，方法包括：

S101、所述测试设备接收所述终端发送的中断生成参数，并根据所述中断生成参数向所述终端发送中断请求。

测试设备的主控芯片可以选择FPGA芯片，FPGA是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA芯片包括总线模块、中断控制模块和中断生成模块等。

具体地，中断控制模块负责根据中断生成参数向中断生成模块发送控制信号，并在完成所有中断请求发送后向主机发送中断完成标志。中断生成模块负责根据控制信号生成中断请求，并将每个中断请求发送给终端。总线模块可以为PCIe协议模块，负责完成协议的物理层、数据链路层和事务层处理，将有效数据发送给其他的片上模块。PCIe协议是一种经常使用的高速通信协议，MSI(Message Signaled Interrupt)是一种中断处理模式，PCIe3.0协议新增了MSI-X中断。本申请的中断响应时间测试方法是适用于很多情况下的，在本申请的一个实施例中，对于PCIe(Peripheral Component Interconnect Express)协议下的MSI-X中断响应尤为适合。

用户根据实际需求配置中断生成参数，该中断生成参数至少包含中断请求的中断请求个数、中断请求时间等。参数配置完成后开始中断响应时间测试，终端将用户配置的中断生成参数发送至测试设备。测试设备根据该中断生成参数，开始执行发送过程，发送过程包括：中断控制模块生成控制信号，并向中断生成模块发送该控制信号，每个中断请求对应一个控制信号，该控制信号可令中断生成模块生成对应的一个中断请求；中断生成模块接收到控制信号后，根据中断生成参数生成中断请求，并发送至终端。开始第一次中断请求的发送。

终端的操作系统中安装有驱动软件，该驱动软件包括参数配置模块、中断响应模块、中断统计模块和总线通用驱动模块。

参数配置模块负责配置中断生成参数并向测试设备发送该中断生成参数。中断响应模块负责接收到中断请求后返回中断接收标志，并执行中断请求，中断请求响应完成后向测试设备发送响应完成标志。中断统计模块负责记录终端收到的中断请求、中断请求个数等信息，并在收到测试设备发送的中断完成标志后，读取测试设备中储存的最长中断响应时间及其中断请求的相关参数，确定最长中断响应时间为该终端对应的中断响应时间，将测试结果显示出来。总线通用驱动模块可以为PCIe通用驱动模块，与测试设备的PCIe协议模块相匹配，主要负责完成底层各PCIe协议解析及时序控制。

S102、重复执行发送过程，直至发送了相应个数的所述中断请求，所述相应个数基于中断生成参数确定。

终端在接收到来自测试设备的中断请求后执行中断，并向测试设备返回中断接收标志。然后在中断执行完毕后，向测试设备返回响应完成标志。而测试设备收到中断接收标志后，继续执行发送过程，生成并发送新的中断请求，开始新的中断请求发送，直到发送完成中断生成参数中规定个数的中断请求。并且测试设备在每次收到响应完成标志后，中断生成模块可以根据本次发送过程中发送中断请求以及接收到响应完成标志之间的时间差，来确定并记录终端执行本次中断响应的时间。

S103、向所述终端发送中断完成标志，并根据所述发送过程确定所述终端对应的中断响应时间。

在发送完成中断生成参数中相应个数的中断请求后，测试设备向终端发送中断完成标志，表示本次测试过程结束。终端上的中断统计模块收到该中断完成标志后，读取测试设备上记录所有发送过程对应的中断响应时间，可以将其中最长的时间作为所述终端对应的中断响应时间，并将通过预设的显示方式显示所述终端对应的中断响应时间，显示方式至少包括文本信息、图像显示、音频播报等，用户以此判断该终端对应的中断响应情况。当然，也可以将每次发送过程对应的中断时间的平均数作为本次测试过程中的中断时间。

在一个实施例中，测试设备还包含外围电子器件和PCB板。外围电子器件包括电源芯片、时钟芯片和电阻电容等元器组件，负责完成FPGA芯片的供电、时钟输入和IO通信等基础功能。PCB板负责为FPGA芯片及外围电子器件提供载体，封装型号为PCIe x16规格金手指。

在一个实施例中，如图3所示，本申请实施例还提供了一种中断响应时间测试设备，包括：

至少一个测试设备；以及，

与所述至少一个测试设备通信连接的待测终端；其中，

所述测试设备存储有可被所述至少一个待测终端执行的中断请求，所述中断请求被所述待测终端执行，以使所述一种中断响应时间测试设备能够执行如上述任意一个示例所述的方法。

本申请实施例还提供了一种中断响应时间测试的非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：如上述任意一个实施例所述的方法。

本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备和介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本申请实施例提供的设备和介质与方法是一一对应的，因此，设备和介质也具有与其对应的方法类似的有益技术效果，由于上面已经对方法的有益技术效果进行了详细说明，因此，这里不再赘述设备和介质的有益技术效果。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。