基于双高速总线自主可控的数据通信网关机及通信方法

摘要

本发明提供一种基于双高速总线自主可控的数据通信网关机及通信方法，所述数据通信网关机包括：第一PCI‑E总线，连接随机存取存储器RAM和网络接口；第二PCI‑E总线，连接逻辑运算单元；第三PCI‑E总线，连接所有的低速响应设备；CPU，连接第一PCI‑E总线、第二PCI‑E总线和第三PCI‑E总线。本发明采用双PCI‑E高速桥模拟双北桥，单PCI‑E低速桥模拟单南桥，第一PCI‑E总线专用于RAM访问的，解决了设备对RAM的访问的瓶颈。

说明书

技术领域

本发明涉及自动化控制技术领域，特别涉及一种基于双高速总线自主可控的数据通信网关机及通信方法。

背景技术

无论从芯片的国计民生的意义还是巨大的经济利润效益方面来看，国产芯片产业链的建设是必不可缺；目前随着部分中国嵌入式设计厂商的崛起，在许多领域都呈现直逼发达国家的技术水平，在存储芯片方面还反超国外先行技术。在通用计算芯片方面国内的芯片设计水平和质量和发达国家差距逐年缩小，而且性价比更高。目前主要的技术架构：ARM、X86、MIPS、PowerPC、RISC-5等。在嵌入式领域全球范围还是ARM的为绝对主导地位。

从嵌入式CPU的架构来看，不论CPU采用ARM架构还是X86架构，其服务器标准化芯片组交互一般由两部分组成：北桥和南桥。北桥主要包括内存控制器和其它一些组件，内存控制器决定了RAM芯片的类型。不同的类型，包括DRAM、Rambus和SDRAM等等，要求不同的内存控制器。北桥厂家有Inter英特尔、VIA威盛、SIS矽统、NVIDIAALI、ULI扬智、ATI冶天、AMD超微等，这些北桥芯片中其中大部分为国外品牌，自主可控的北桥芯片尚无可选型的国产型号。为了连通其它系统设备，北桥需要与南桥通信。南桥又叫I/O桥，通过多条不同总线与设备们通信。南桥芯片主要负责外部设备的数据处理与传输，一般位于主板上离CPU插槽较远的下方，PCI插槽的附近，这种布局是考虑到它所连接的I/O总线较多，离处理器远一点有利于布线。南桥支持有PCI、PCI Express(PCI-E)、SATA和USB、PATA、IEEE 1394、串行口和并行口，此类接口设备厂商众多，不再一一举例。

名词解释：

北桥芯片(North Bridge)是主板芯片组中起主导作用的最重要的组成部分，也称为主桥(Host Bridge)。北桥芯片负责与CPU的联系并控制内存、AGP、PCI数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型(SDRAM，DDR SDRAM以及RDRAM等等)和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持，整合型芯片组的北桥芯片还集成了显示核心。北桥芯片就是主板上离CPU最近的芯片，这主要是考虑到北桥芯片与处理器之间的通信最密切，为了提高通信性能而缩短传输距离。

南桥芯片(South Bridge)是主板芯片组的重要组成部分，一般位于主板上离CPU插槽较远的下方，PCI插槽的附近，这种布局是考虑到它所连接的I/O总线较多，离处理器远一点有利于布线。相对于北桥芯片来说，其数据处理量并不算大，所以南桥芯片一般都没有覆盖散热片。南桥芯片不与处理器直接相连，而是通过一定的方式(不同厂商各种芯片组有所不同，例如英特尔的英特尔Hub Architecture以及SIS的Multi-Threaded“妙渠”)与北桥芯片相连。南桥芯片负责I/O总线之间的通信，如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等。南桥芯片的发展方向主要是集成更多的功能，例如网卡、RAID、IEEE 1394、甚至WI-FI无线网络等。

PCI-Express(PCI-E)是最新的总线和接口标准，它原来的名称为“3GIO”，是由英特尔提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”，简称“PCI-E”。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高的16X 2.0版本可达到10GB/s，而且还有相当大的发展潜力。

中美贸易战暴露出我国在核心芯片领域的重大短板，供应链受制于人，给电力自动化设备的生产和维修带来严重风险。国内厂商虽然大量囤积备用芯片，但无法从根本上解决问题，因此必须开展核心芯片国产替代技术的研究。

变电站自动化是电网实现测量和控制的基础，汇聚了大量现代信息、通信和控制技术成果，实现对变电站一二次设备的自动监视、测量、控制以及与调度通信等综合性的自动化功能。由于采用了平台化和模块化开发模式，大量应用高性能处理器、数字信号处理芯片(DSP)、高速数据采集系统、嵌入式实时操作系统、可编程逻辑器件(CPLD)、现场可编程门阵列(FPGA)等先进技术，目前国产设备的硬件处理能力已领先于国外厂商。然而半导体制造业和基础软件的短板导致我们始终面临被“卡脖子”的风险。随着中兴、华为事件的发生，为我国高科技企业敲响了警钟。变电站自动化95％以上的核心芯片依赖进口，且需求量十分巨大，一旦供应链断裂，将造成整个电力产业的巨大损失。

为防范芯片断供给电网带来的运行风险，国内设备厂商主动增加了进口核心芯片的储备，并为此付出了巨大的经济代价。在当前中美贸易战的严峻形势下，只有尽快研制出采用国产芯片的自动化装置，逐步用国产芯片替代进口的MCU、DSP、ADC、FPGA、MCU、DRAM、FLASH等器件，同时保证功能、性能、接口和可靠性方面不出现大幅度下降，才能在根本上解决供应链安全问题，跳出核心器件受制于人的窘境。

申请号为CN201410830837.9的中国专利申请，公开了一种基于CPCI-E总线的自主可控计算装置，用于解决国产CPU的计算模块化设计问题，以及自主可控模块化计算机计算单元的散热问题和智能状态监控问题。该专利申请所述基于自主可控研制的计算机大多采用大主板方式，这种方式在坚固性、可靠性方面不能长期适应恶劣工作环境的需求。同时，各接口模块和功能部件的更换和维修均需要对机箱进行拆卸，在维修性和使用灵活性方面非常不方便。此外，基于中科院计算所研制的龙芯系列处理器研制的高性能计算机，其体系架构均采用南北桥套片的形式，通过北桥有限的工王接口进行扩展，支持的接口数量和接口带宽有限，不利于系统扩展。

申请号为CN201710192555.4的中国专利申请，公开了一种基于国产TCM芯片的可信系统；通过对服务器各单元及软硬件基础模块的标准化设计，对数据通道、管理通道及操控通道的合理优化与整合，可以更为方便地实现服务器的规模可配置、性能可伸缩。然而随之产生的网络信息安全问题也不容忽视，网络安全与信息安全对国产服务器的安全可信、自主可控提出了新的要求与挑战，安全可信系统成为国产服务器标准化、模块化、集成化设计不可缺少的一部分。

现有技术瓶颈与嵌入式装置部件对RAM的访问有关。RAM是高速内存，价格比ROM昂贵。早期，所有嵌入式装置的部件之间的通信都需要经过CPU，结果严重影响了整个系统的性能。为了解决这个问题，有些设备加入了直接内存访问能力。直接内存访问允许嵌入式设备部件在高速总线的帮助下，无需CPU的干涉，直接读写RAM。目前，所有高性能的部件都实现了使用直接内存访问这种方式的支持。虽然直接内存访问大大降低了CPU的负担，却占用了高速总线的带宽，与CPU形成了资源争用。如此目前技术的性能瓶颈就出现在北桥(高速总线)中。

发明内容

本发明的目的在于提供一种基于双高速总线自主可控的数据通信网关机及通信方法，用于解决现有技术中设备对RAM的访问的瓶颈问题。

为了实现上述目的，本发明采用如下技术方案：

基于双高速总线自主可控的数据通信网关机，其特征在于，包括：

第一PCI-E总线，连接随机存取存储器RAM和网络接口；

第二PCI-E总线，连接逻辑运算单元；

第三PCI-E总线，连接所有的低速响应设备；

CPU，连接第一PCI-E总线、第二PCI-E总线和第三PCI-E总线。

本发明进一步的改进在于：第一PCI-E总线和第二PCI-E总线均为PCI-E3.0的高速总线；所述第三PCI-E总线为PCI-E1.0低速总线。

本发明进一步的改进在于：第一PCI-E总线通过DDR4接口连接若干随机存取存储器RAM，用于通过Bank/Row Active和IO处理高速缓存数据读写。

本发明进一步的改进在于：第一PCI-E总线通过网络端口LAN0-5连接ETH0-5，用于处理网络请求和网络数据。

本发明进一步的改进在于：第一PCI-E总线与CPU通过PCI-E3.0×8的接口相连，用于接收命令返回数据。

本发明进一步的改进在于：第二PCI-E总线与CPU通过PCI-E3.0×8的接口相连，用于接收命令返回数据。

本发明进一步的改进在于：所述逻辑运算单元为FPGA、GPU、Mid、CPLD中一个或多个。

本发明进一步的改进在于：第一PCI-E总线与第三PCI-E总线通过PCI-E3.0to1.0×1的接口相连接，用于接收低速总线收集的低速元器件对RAM的请求和响应；

第二PCI-E总线与第三PCI-E总线通过PCI-E3.0to1.0×1的接口相连，用于处理低速响应设备的图形或逻辑相关存储，发布的要求；

第三PCI-E总线通过PCI-E3.0to1.0×1的接口连接CPU，用于报告相应的工况和任务信息。

本发明进一步的改进在于：所述CPU为FT2000+系列流片；所述第一PCI-E总线、第二PCI-E总线均为FT PCI-E3.0高速总线；所述第三PCI-E总线均为FT PCI-E1.0低速总线。

基于双高速总线自主可控的数据通信网关机的通信方法，包括：

第一PCI-E总线与随机存取存储器RAM通信，通过Bank/Row Active和IO处理高速缓存数据读写；

第一PCI-E总线与网络端口通信，处理网络请求和网络数据；

第一PCI-E总线与第三PCI-E总线通信，接收第三PCI-E总线收集的低速响应设备对随机存取存储器RAM的请求和响应；

第一PCI-E总线与CPU通信，接收命令返回数据；

第二PCI-E总线与逻辑运算单元通信，发送指令，接收对应运算结果；

第二PCI-E总线与第三PCI-E总线通信，处理低速响应设备的图形或逻辑相关存储，发布的要求；

第二PCI-E总线与CPU通信，接收命令返回数据；

第三PCI-E总线与CPU通信，报告工况和任务信息。

相对于现有技术，本发明具有以下有益效果：

本发明提供一种基于双高速总线自主可控的数据通信网关机；为采用双PCI-E高速桥模拟双北桥，单PCI-E低速桥模拟单南桥，基于ARM架构的嵌入式网关机装置。本发明双PCI-E高速桥中一路高速桥是专用于RAM访问的，用于解决设备对RAM的访问的瓶颈。

本发明采用的双高速总线类似双北桥方式，采用第一高速总线负责处理嵌入式部件直接读写RAM。采用第二高速总线负责视频信号和控制命令的接入，由于采用基于FT2000+芯片作为嵌入式装置CPU，其片上并行系统体系结构，集成高效处理器核心可支持该设计实现，并保障其能效。

由于智能变电站的模型数据的高速数据迭代均是以XML文件存储站域模型，内存空间中模型树结构展开和高速读取内存数据实现，因此采用双高速总线设计将数据交换和视频等大流量信号和常规数据交互剥离，CPU采用最新的飞腾2000并行系统体系结构，将指令分发到多核中执行。本发明将有效缓解智能变电站网关机(含通信数据网关机和服务网关机)的数据处理能力，同时在集成GPU显示互动方面留下了充分的预留空间，支持了载板式嵌入式网关机的进一步设计扩展。

本发明将目前嵌入式装置数据流瓶颈的北桥用国产FT PCI-E高速双总线替代实现类北桥功能，用第一高速总线实现实时数据流的更迭，并将结果直接返回网络设备和低速总线上的元器件，返回CPU处理结果；用第二高速总线实现视频数据、逻辑数据的处理和传输，返回CPU处理结果；用低速总线实现低速设备接入，实现连接USB、SATA、串口等类南桥功能；系统以双高速总线、总线和总线数据交换的模式，打破了CPU单总线或单北桥的数据瓶颈，且不同于以往专利技术方法；同时也是基于国产化元器件设备实现的纯国产化自主可控网关机(通信网关机、数据网关机)技术方法。

本发明采用的双高速总线类似双北桥方式，采用第一高速总线负责处理嵌入式部件直接读写RAM。采用第二高速总线负责视频信号和控制命令的接入，由于所述设计方法基于FT2000+芯片作为嵌入式装置CPU，其片上并行系统体系结构，集成高效处理器核心可支持该设计实现，并保障其能效。由于智能变电站的模型数据的高速数据迭代均是以XML文件存储站域模型，内存空间中模型树结构展开和高速读取内存数据实现，因此采用双高速总线设计将数据交换和视频等大流量信号和常规数据交互剥离，CPU采用最新的飞腾2000并行系统体系结构，将指令分发到多核中执行。本专利所述的设计方法将有效缓解智能变电站网关机(含通信数据网关机和服务网关机)的数据处理能力，同时在集成GPU显示互动方面留下了充分的预留空间，支持了载板式嵌入式网关机的进一步设计扩展。

本发明采用双高速总线结构，在实时数据交换量大的智能变电站网关机装置上实现，解放高速总线(北桥)性能瓶颈，为后续实现GPU，FPGA等技术容载开拓空间。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一种基于双高速总线自主可控的数据通信网关机的结构框图。

具体实施方式

下面将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

以下详细说明均是示例性的说明，旨在对本发明提供进一步的详细说明。除非另有指明，本发明所采用的所有技术术语与本申请所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本发明的示例性实施方式。

FT-2000+是目前已经发布的国际最高性能ARM架构国产服务器芯片，集成了64个自主开发的ARMv8指令集兼容处理器内核FTC662，采用片上并行系统体系结构。通过集成高效处理器核心、基于数据亲和的大规模一致性存储架构、层次式二维Mesh互连网络，优化存储访问延时，提供业界领先的计算性能、访存带宽和IO扩展能力。在ARMv8指令集兼容的现有产品中，FT-2000+在单核计算能力、单芯片并行性能、单芯片cache一致性规模、访存带宽等指标上处于国际先进水平。FT-2000采用28nm工艺，用于超算计算节点和高性能服务器。其集成了64个FTC661处理器核。工作主频1.5GHz—2.0GHz。支持16个DDR3-1600存储控制器，可提供204.8GB/s访存带宽。最大功耗100W。

实施例1

请参阅图1所示，本发明提供一种基于双高速总线自主可控的数据通信网关机，包括：CPU、第一PCI-E总线、第二PCI-E总线和第三PCI-E总线。第一PCI-E总线为PCI-E3.0的高速总线，第二PCI-E总线为PCI-E3.0的高速总线，第三PCI-E总线为PCI-E1.0的低速速总线。

第一PCI-E总线采用FT PCI-E3.0高速总线。

第一PCI-E总线(FT PCI-E3.0高速总线)与CPU(FT2000+)通过PCI-E3.0×8的接口相连，接收命令返回数据；

第一PCI-E总线(FT PCI-E3.0高速总线)与国产RAM通过DDR4相连接，通过Bank/Row Active和IO处理高速缓存数据读写；

第一PCI-E总线(FT PCI-E3.0高速总线)与国产ETH0-5通过网络端口LAN0-5相连接，处理网络请求和网络数据；

第一PCI-E总线(FT PCI-E3.0高速总线)与第三PCI-E总线(FT PCI-E1.0低速总线)通过PCI-E3.0to1.0×1的接口相连接，用于接收低速总线收集的低速元器件对RAM的请求和响应。

第二PCI-E总线采用FT PCI-E3.0高速总线。

第二PCI-E总线(FT PCI-E3.0高速总线)与CPU(FT2000+)通过PCI-E3.0×8的接口相连，收命令返回数据；

第二PCI-E总线(FT PCI-E3.0高速总线)与国产FPGA通过PCI-E3.0×1的接口相连，发送相关指令，接收相关运算结果；

第二PCI-E总线(FT PCI-E3.0高速总线)与国产GPU或类功能国产中间件Mid通过PCI-E3.0×1的接口相连，处理图形数据；

第二PCI-E总线(FT PCI-E3.0高速总线)与国产CPLD相连，处理逻辑运算数据；

第二PCI-E总线(FT PCI-E3.0高速总线)与第三PCI-E总线(FT PCI-E1.0低速总线)通过PCI-E3.0to1.0×1的接口相连，处理低速响应设备的图形或逻辑相关存储，发布的要求。

第三PCI-E总线采用FT PCI-E1.0低速总线。

第三PCI-E总线(FT PCI-E1.0低速总线)向下连接所有的低速响应设备，含SATA和USB、PATA、IEEE 1394、串行口和并行口，但不限于以上的低速IO，实现数据的存储，发布和命令的传递。例如，通过PCI-E1.0×8的接口的接口连接扩展板，通过PCI-E1.0×1的接口连接PCIe-USB，通过PCI-E1.0×8的接口连接PCIe-SATA。

第三PCI-E总线(FT PCI-E1.0低速总线)向上连接第一PCI-E总线、第二PCI-E总线传递命令，返回结果；通过PCI-E3.0to1.0×1的接口连接CPU，报告相应的工况和任务信息。

本发明一种基于双高速总线自主可控的数据通信网关机的所有部件均采用国产芯片完成，其中CPU为FT2000+系列流片，其具体型号可在FT2000+系列范围内随配置更改。其所用的FPGA、CPLD、GPU、RAM、SATA、USB等元器件均为国产元器件。其中PCI-E3.0高速总线为飞腾生产，PCI-E1.0低速总线为飞腾生产。

实施例2

本发明还提供一种基于双高速总线自主可控的数据通信网关机的通信方法，基于实施例1所述的基于双高速总线自主可控的数据通信网关机，所述通信方法包括：

第一PCI-E总线与随机存取存储器RAM通信，通过Bank/Row Active和IO处理高速缓存数据读写；第一PCI-E总线专用于RAM访问的，用于解决设备对RAM的访问的瓶颈；

第一PCI-E总线与网络端口通信，处理网络请求和网络数据；

第一PCI-E总线与第三PCI-E总线通信，接收第三PCI-E总线收集的低速响应设备对随机存取存储器RAM的请求和响应；

第一PCI-E总线与CPU通信，接收命令返回数据；

第二PCI-E总线与逻辑运算单元通信，发送指令，接收对应运算结果；第二PCI-E总线负责视频信号和控制命令的接入，由于采用基于FT2000+芯片作为嵌入式装置CPU，其片上并行系统体系结构，集成高效处理器核心可支持该设计实现，并保障其能效；第二PCI-E总线实现视频数据、逻辑数据的处理和传输，返回CPU处理结果；

第二PCI-E总线与第三PCI-E总线通信，处理低速响应设备的图形或逻辑相关存储，发布的要求；

第二PCI-E总线与CPU通信，接收命令返回数据；

第三PCI-E总线与CPU通信，报告工况和任务信息。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。