技术领域
本发明属于整流器电路领域,特别涉及一种能够实现宽动态范围的自偏置差分驱动整流器电路。
背景技术
无线功率传输技术在射频识别、植入式生物医学设备、无线传感器等领域应用广泛,它的核心模块为射频-直流功率转换电路,该电路能够将从天线端采集的射频能量转换成稳定的直流功率,为后续的电路模块提供一个稳定的电压。
在射频能量采集领域,主要有两种整流器结构:Dickson型和交叉耦合差分驱动型。Dickson型整流器通过二极管实现交直流的转换,但是二极管的导通压降限制了整流器在低输入功率下的转换效率。在低射频能量环境下,为了保证在低输入功率下也有较高的转换效率较低的灵敏度,一般采用交叉耦合差分驱动整流器以下简称差分驱动整流器。差分驱动整流器利用MOS管开关实现交直流转换,大大降低了导通压降,优化了灵敏度参数;但是,由于MOS管开关的双向导通特性,在较高的输入功率下,一部分采集的电荷会通过MOS管开关反向流回射频输入端,降低了差分驱动整流器的效率。所以本发明提出了一种宽动态范围的自偏置差分驱动整流器电路,保证了整流器在低输入功率和较高的输入功率下,都有较高的转换效率。
发明内容
发明目的:本发明的目的是提出一种宽动态范围的自偏置差分驱动整流器电路,保证作为射频能量采集核心电路模块的整流器,在较大的输入功率范围内,以较高的转换效率工作。
技术方案:为解决上述技术问题,本发明采用如下技术方案:
所述差分驱动整流器电路由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管组成差分驱动整流器、第一二极管、第二二极管组成的特殊结构的二极管构成;输入信号为RF+和RF-通过第一电容、第二电容接差分驱动整流器的输入端,差分驱动整流器的输出端接并联的第一二极管、第二二极管,第一二极管、第二二极管的输出端为输出信号V
所述第一二极管由第三NMOS管、第三PMOS管组成,第二二极管由第四NMOS管、第四PMOS管组成;
所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管为中等阈值的NMOS管,第一PMOS管、第二PMOS管为中等阈值的PMOS管,第三PMOS管、第四PMOS管为高阈值的PMOS管。
所述输入信号RF+与第一电容、第二电容的上极板相连,RF-与电容第三电容、第四电容的下极板相连;
所述第一NMOS管的漏极与第二NMOS管的漏极和地相连,第一NMOS管的源极与第一电容的下极板、第二NMOS管的栅极、第一PMOS管的源极相连,构成X节点。
所述第一NMOS管的栅极与第二NMOS管的源极、第二PMOS管的源极、第三电容的上极板相连;第二NMOS管的漏极与地相连,第二NMOS管的栅极与第一电容的下极板、第一PMOS管的源极相连,第二NMOS管的源极与第三电容的上极板、第二PMOS管的源极相连,构成Y节点。
所述第一PMOS管的源极与第一电容的下极板相连,第一PMOS管的栅极与第四电容的上极板、第三NMOS管的源极、第三PMOS管的栅极相连,构成Z节点。
所述第一PMOS管的漏极与第三NMOS管的栅极、第三PMOS管的源极、第四NMOS管的栅极、第四PMOS管的源极、第五电容的上极板、电阻的正端口相连;第二PMOS管的源极与第三电容的上极板相连,第二PMOS管的栅极与第二电容的下极板、第四NMOS管的源极、第四PMOS管的栅极相连,构成T节点。
所述第二PMOS管的漏极与第三NMOS管的栅极、第三PMOS管的源极、第四NMOS管的栅极、第四PMOS管的源极、第五电容的上极板、电阻的正端口相连;第三NMOS管的源极与第四电容的上极板、第三PMOS管的栅极相连,第三NMOS管的栅极与第三PMOS管的源极、第四NMOS管的栅极、第四PMOS管的源极、第五电容的上极板、电阻的正端口相连,第三NMOS管的漏极与第三PMOS管的漏极相连;第三PMOS管的栅极与第四电容的上极板相连,第三PMOS管的源极与第五电容的上极板、电阻的正端口、第四NMOS管的栅极、第四PMOS管的源极相连;第四NMOS管的源极与第二电容的下极板、第四PMOS管的栅极相连,第四NMOS管的漏极与第四PMOS管的漏极相连,第四NMOS管的栅极与第四PMOS管的源极、第五电容的上极板、电阻的正端口相连;第四PMOS管的栅极与第二电容的下极板相连,第四PMOS管的源极与第五电容的上极板、电阻的正端口相连;第五电容的上极板与电阻的正端口相连,第五电容的下极板与电阻的负端口和地相连。
所述输出信号V
有益效果:与现有的技术相比,本发明具有以下优点:
本发明提出的宽动态范围的自偏置差分驱动整流器电路在原有的差分驱动整流器的基础上,引入了特殊的二极管结构构成反馈回路,有效降低差分驱动整流器的反向电流,拓宽差分驱动整流器高效率输出的动态范围。
附图说明
图1为本发明的电路拓扑图;
图2为传统差分驱动整流器和采用本发明实现的自偏置差分驱动整流器的转换效率随输入交流电压峰值的变化曲线;
图3为传统差分驱动整流器和采用本发明实现的自偏置差分驱动整流器的转换效率随输入功率的变化曲线。
具体实施方式
所述电路由常规的差分驱动整流器、两个特殊结构的第一二极管D1、D2构成。
输入信号为RF+和RF-,输出信号为V
常规的差分驱动整流器由第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第二PMOS管M4组成,第一二极管D1由第三NMOS管M5、第三PMOS管M6组成,第二二极管D2由第四NMOS管M7、第四PMOS管M8组成;其中第一NMOS管M1、第二NMOS管M2、第三NMOS管M5、第四NMOS管M7为中等阈值的NMOS管,第一PMOS管M3、第二PMOS管M4为中等阈值的PMOS管,第三PMOS管M6、第四PMOS管M8为高阈值的PMOS管。将输入信号RF+与电容第一电容C1、第二电容C2的上极板相连,RF-与电容第三电容C3、第四电容C4的下极板相连;将第一NMOS管M1的漏极与第二NMOS管M2的漏极和地相连,第一NMOS管M1的源极与第一电容C1的下极板、第二NMOS管M2的栅极、第一PMOS管M3的源极相连,构成X节点,第一NMOS管M1的栅极与第二NMOS管M2的源极、第二PMOS管M4的源极、第三电容C3的上极板相连;第二NMOS管M2的漏极与地相连,第二NMOS管M2的栅极与第一电容C1的下极板、第一PMOS管M3的源极相连,第二NMOS管M2的源极与第三电容C3的上极板、第二PMOS管M4的源极相连,构成Y节点;第一PMOS管M3的源极与第一电容C1的下极板相连,第一PMOS管M3的栅极与第四电容C4的上极板、第三NMOS管M5的源极、第三PMOS管M6的栅极相连,构成Z节点,第一PMOS管M3的漏极与第三NMOS管M5的栅极、第三PMOS管M6的源极、第四NMOS管M7的栅极、第四PMOS管M8的源极、第五电容C5的上极板、电阻R的正端口相连;第二PMOS管M4的源极与第三电容C3的上极板相连,第二PMOS管M4的栅极与第二电容C2的下极板、第四NMOS管M7的源极、第四PMOS管M8的栅极相连,构成T节点,第二PMOS管M4的漏极与第三NMOS管M5的栅极、第三PMOS管M6的源极、第四NMOS管M7的栅极、第四PMOS管M8的源极、第五电容C5的上极板、电阻R的正端口相连;第三NMOS管M5的源极与第四电容C4的上极板、第三PMOS管M6的栅极相连,第三NMOS管M5的栅极与第三PMOS管M6的源极、第四NMOS管M7的栅极、第四PMOS管M8的源极、第五电容C5的上极板、电阻R的正端口相连,第三NMOS管M5的漏极与第三PMOS管M6的漏极相连;第三PMOS管M6的栅极与第四电容C4的上极板相连,第三PMOS管M6的源极与第五电容C5的上极板、电阻R的正端口、第四NMOS管M7的栅极、第四PMOS管M8的源极相连;第四NMOS管M7的源极与第二电容C2的下极板、第四PMOS管M8的栅极相连,第四NMOS管M7的漏极与第四PMOS管M8的漏极相连,第四NMOS管M7的栅极与第四PMOS管M8的源极、第五电容C5的上极板、电阻R的正端口相连;第四PMOS管M8的栅极与第二电容C2的下极板相连,第四PMOS管M8的源极与第五电容C5的上极板、电阻R的正端口相连;第五电容C5的上极板与电阻R的正端口相连,第五电容C5的下极板与电阻R的负端口和地相连。输出信号V
本发明提出的宽动态范围的自偏置差分驱动整流器电路在原有的差分驱动整流器的基础上,引入了特殊的二极管结构构成反馈回路,有效降低差分驱动整流器的反向电流,拓宽差分驱动整流器高效率输出的动态范围。
下面结合具体电路和仿真结果对其工作原理进行详细说明。
如图1所示,RF+和RF-为幅值相同,相位相反的两个正弦波信号。由于差分驱动整流器电路是对称结构,因此只需分析一个支路即可下文选择以第一NMOS管M1、第一PMOS管M3、第三NMOS管M5、第三PMOS管M6构成的上半支路进行分析。
当电阻RF+为负电压,电阻RF-为正电压时,若V
图2为普通差分驱动整流器和采用本发明实现的自偏置差分驱动整流器的转换效率随输入交流电压峰值的变化曲线。本发明的电路工作在2.4GHz下,当V
图3为普通差分驱动整流器和采用本发明实现的自偏置差分驱动整流器的转换效率随输入功率的变化曲线;当P
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。
机译: 宽动态范围整流器电路
机译: 宽动态范围整流器电路
机译: 具有宽动态范围的模拟放大器-在集成电路中使用FET,一对作为差分放大器为缓冲放大器供电