一种1024字节的存储系统差错控制模块

摘要

本发明属于存储系统纠错技术领域，具体涉及一种1024字节的存储系统差错控制模块。所述差错控制模块包括：BCH编码模块及BCH解码模块；所述BCH编码模块包括：编码运算单元及编码控制单元；所述BCH解码模块包括：解码运算单元及解码控制单元；根据BCH码的解码原理，所述BCH解码单元又包括：伴随式计算模块、错误位置多项式模块、Chien搜索模块以及纠错模块；本发明应用于NAND Flash存储控制器，能够在保持纠错正确性和稳定性的情况下，相比于一般的差错控制系统，具有更大的信息位数据位宽，同时32位流水线设计能够保证差错控制方案的高效性。