量子位控制电子电路

摘要

一种用于生成量子位控制信号的器件包括：第一信号包络发生器电路，包括第一多个信号源，其中第一多个信号源中的每个信号源的输出被组合以提供第一累积输出；以及第一混频器电路，耦合到第一信号包络发生器电路，其中第一累积输出耦合到第一混频器电路的第一输入，并且第一混频器电路的输出包括第一量子位控制信号。

说明书

技术领域

本公开涉及量子位控制电子电路。

背景技术

经典计算机具有由位组成的存储器，其中每个位可以表示0或1。量子计算机维护量子位(被称为qubit)的序列，其中每个量子位可以表示0、1、或0和1的任何量子叠加。量子计算机通过将量子位设置在初始状态并(例如，根据量子逻辑门的序列)控制量子位来操作。计算可以包括将量子位的系统塌缩(collapse)为本征态，其中每个量子位表示0或1。在计算期间或计算结束时都可以进行测量。例如，在量子纠错算法中，每个周期进行测量以检测误差。此外，通常对量子位的子集执行测量，而不是对整个阵列执行测量。

发明内容

本公开的量子位控制电子电路可以被体现在包括CMOS集成电路元件的集成电路(Integrated Circuit，IC)中。IC可以在诸如介于室温和超导量子位的操作温度之间的低温容器的中间冷却级(例如，约3-4K之间)的低温环境下操作。可以被体现在IC中的量子位控制电子电路使用电耦合到混频器电路的包络发生器电路来生成量子位控制信号，诸如量子位XY控制信号。信号包络发生器电路生成信号包络，并且包括可编程的多个单独信号源(例如，电流源)。在某些实施方式中，包络发生器电路累积地对来自多个单独信号源的输出求和，并将求和的输出提供给矢量调制器电路的第一混频器电路。第一混频器电路可以包括例如双平衡混频器电路，用于对包络发生器电路的求和的输出进行上变频。第一混频器电路将来自信号包络发生器电路的求和的输出与本机振荡器信号混频，以提供量子位控制信号。在一些实施方式中，量子位控制电子电路包括耦合到矢量调制器电路的第二混频器电路的第二包络发生器电路，其中第二包络发生器电路以与第一包络发生器电路相同的方式构造。第二混频器电路的输出可以与第一混频器电路的输出组合，以提供量子位控制信号。

本文公开的量子位控制电子电路可以具有各种优点。例如，在一些实施方式中，本文公开的量子位控制电子电路可以用于降低量子计算系统的布线要求。量子位控制电子电路还可以降低量子计算系统的功耗。本公开的量子位控制电子电路可以在消耗1mW/量子位或更少的量级的同时使用而不会不利地影响误差率，使得量子位控制电子电路的低温冷却是可行的。通过使量子位控制电子电路能够在低温温度操作，可以通过允许使用无损超导互连而不是室温互连在量子位控制电子电路和其上形成量子位的器件之间传送数据来进一步降低功耗。

一般而言，在某些方面，本公开的主题可以被体现在用于生成量子位控制信号的器件中，其中该器件包括：第一信号包络发生器电路，包括第一多个信号源，其中第一多个信号源中的每个信号源的输出被组合以提供第一累积输出；以及第一混频器电路，耦合到第一信号包络发生器电路，其中第一累积输出耦合到第一混频器电路的第一输入，并且第一混频器电路的输出包括第一量子位控制信号。

该器件的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，第一多个信号源包括多个电流源。多个电流源可以包括可编程电流源。每个电流源的输出可以附接到公共节点。

在一些实施方式中，第一信号包络发生器电路包括耦合到第一累积输出的可变电容器。

在一些实施方式中，第一信号包络发生器电路包括耦合到第一多个信号源的延迟电路。延迟电路可以包括被配置为引起第一多个信号源的顺序激活和去激活的多个触发器。

在一些实施方式中，第一混频器电路包括双平衡混频器电路。双平衡混频器电路可以包括多个MOSFET。

在一些实施方式中，第一混频器电路被配置为将第一累积输出与在第一混频器电路的第二输入处接收的本机振荡器信号进行混频。

在一些实施方式中，该器件包括存储器。该器件可以包括耦合到存储器和第一信号包络发生器电路的多路复用器阵列。

在一些实施方式中，该器件还包括：第二信号包络发生器电路，包括第二多个信号源，其中第二多个信号源中的每个信号源的输出被组合以提供第二累积输出；以及第二混频器电路，其中第二累积输出耦合到第二混频器电路的第一输入，第二混频器电路的输出包括第二量子位控制信号，并且第一量子位控制信号与第二量子位控制信号进行组合以提供量子位XY控制信号。第一混频器电路可以被配置为将第一累积输出与在第一混频器电路的第二输入处接收的第一本机振荡器信号混频，并且第二混频器电路可以被配置为将第二累积输出与在第二混频器电路的第二输入处接收的第二本机振荡器信号混频。第一本机振荡器信号可以与第二本机振荡器信号异相。例如，第一本机振荡器信号可以与第二本机振荡器信号异相90°、180°或270°中的任何一个。

在一些实施方式中，该器件是集成电路芯片。

一般而言，在另一方面，本公开的主题可以被体现在量子计算系统中，该量子计算系统包括：冷却设备，能够提供多个冷却级，其中每个冷却级被维持在不同的温度；量子位芯片，包括量子位，其中量子位芯片被布置在冷却设备中并维持在第一冷却级，其中第一冷却级的温度在0K和100mK之间；以及控制电路，用于生成量子位XY控制信号，该控制电路被布置在冷却设备中并维持在第二冷却级，其中第二冷却级的温度高于第一冷却级的温度并低于室温，并且其中控制电路耦合到量子位芯片。用于生成量子位XY控制的控制电路可以包括上述量子位控制信号生成器件中的任一个。

一般而言，在另一方面，本公开的主题可以被体现在用于生成量子位控制信号的方法中，该方法包括：顺序激活第一多个信号源；组合顺序激活的第一多个信号源的输出，以提供第一组合输出；将第一组合输出传递到第一混频器电路；以及在第一混频器电路中将第一组合输出与本机振荡器信号混频，以提供第一量子位控制信号。

该方法的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，第一多个信号源包括第一多个电流源。第一多个电流源可以是可编程电流源。

在一些实施方式中，该方法包括顺序去激活第一多个信号源。第一组合输出可以包括顺序去激活的第一多个信号源的组合输出。

在一些实施方式中，该方法还包括在将第一组合输出传递到第一混频器电路之前平滑第一组合输出。

在一些实施方式中，该方法还包括：顺序激活第二多个信号源；组合顺序激活的第二多个信号源的输出，以提供第二组合输出；将第二组合输出传递到第二混频器电路；在第二混频器电路中将第二组合输出与第二本机振荡器信号混频，以提供第二量子位控制信号；以及组合第一量子位控制信号与第二量子位控制信号，以提供量子位XY控制信号。第一本机振荡器信号可以与第二本机振荡器信号异相。

在一些实施方式中，方法在温度高于1mK且低于40K的环境中执行。

本发明的一个或多个实施例的细节在附图和以下描述中阐述。从说明书和附图以及权利要求书中，本发明的其他特征、目的和优点将变得显而易见。

附图说明

图1A是示出单个量子位量子计算系统的示例的示意图。

图1B是非谐能量图。

图2是示出量子位控制电路的示例的示意图。

图3是示出示例性信号包络生成过程的曲线图。

图4是示出量子位控制电路的示例的示意图。

图5是示出在集成电路中实施的量子位控制电路的示例的示意图。

图6是示出示例性信号包络发生器电路的详细配置的示意图。

图7是示出示例性矢量调制器电路的详细配置的示意图。

图8是用于量子位控制电路的示例性测试设置的框图。

图9是示出由测试量子位控制电路获得的示例波形的曲线图。

图10是示出通过使用量子位控制电子电路执行一对Rabi实验而获得的状态概率的曲线图。

图11是说明由量子位控制电子电路生成的脉冲序列的曲线图、示例量子位轨迹、以及理想量子位轨迹与测量量子位轨迹的对比。

图12是示出用于生成量子位XY控制信号的示例性过程的框图。

具体实施方式

量子计算需要对存储在量子计算机的量子位(qubit)中的量子信息进行相干处理。超导量子计算是固态量子计算技术的有前途的实施方式，其中量子信息处理系统部分由超导材料形成。为了操作采用固态量子计算技术(诸如超导量子位)的量子信息处理系统，系统被维持在极低的温度，例如在数十mK。系统的极端冷却将超导材料保持在它们的临界温度以下，并有助于避免不必要的状态跃迁。为了维持如此低的温度，量子信息处理系统可以在诸如稀释制冷机的低温容器中操作。在一些实施方式中，控制信号在较高温度环境中生成，并使用屏蔽阻抗控制的GHz能力传输线(诸如，同轴电缆)被传输到量子信息处理系统。低温容器可以从室温下降(例如，约300K)到一个或多个中间冷却级的量子位的操作温度。例如，低温容器可以采用维持在第一温度范围T1的第一级，其比室温冷一个或两个数量级(例如，约30-40K或约3-4K)而比量子位的操作温度(例如，约10mK或更小、或者约100mK或更小)更温暖。

即使在极低的量子位操作温度下，量子位仍然可能遭受退相干和门误差。因此，可以部署大规模量子误差校正算法来补偿门误差和量子位退相干。纠错量子处理器利用冗余来根据易于出错的量子位的集群合成受保护的逻辑量子位。虽然所需的冗余度取决于组分量子位的误差率，但在某些实施方式中，预计可能需要至少1000个物理量子位来实现单个纠错逻辑量子位。当前超导量子系统的实施方式使用例如每量子位至少两根室温同轴电缆来提供量子位控制信号。此外，为了使用量子计算机解决复杂的问题，预计可能需要超过1000个或更多的纠错逻辑量子位。使用目前的系统，这种规模可能需要数百万根独立的电缆。此外，这种系统将需要大量功耗来生成驱动量子处理器的量子位的控制信号。

本公开涉及可以用于降低量子计算系统的布线要求并且还可以降低量子计算系统的功耗的量子位控制电子电路。本公开的量子位控制电子电路可以在消耗1mW/量子位或更少的量级的同时使用而不会不利地影响误差率，使得量子位控制电子电路的低温冷却可行。通过使量子位控制电子电路能够在低温温度操作，功耗可以被进一步降低，因为可以使用无损超导互连而不是室温互连在量子位控制电子电路和形成量子位的器件之间传送数据。此外，片上波形存储器提供了用于大大降低产生带限(band-limited)XY控制信号所需的数据传送量的方法。

本公开的量子位控制电子电路可以被体现在包括例如半导体材料(诸如，硅)的平板(在一些实施方式中，是单片)或芯片上的CMOS集成电路元件的集成电路(IC)中。IC可以在诸如介于室温和超导量子位的操作温度之间的低温容器的中间冷却级(例如，约3-4K)的低温环境下操作。可以被体现在IC中的量子位控制电子电路使用电耦合到第一混频器电路的第一信号包络发生器电路来生成量子位控制信号。信号包络发生器电路生成信号包络，并且包括可编程的多个单独信号源(例如，电流源)。在某些实施方式中，包络发生器电路累积地对来自多个单独信号源的输出求和，并将求和的输出提供给第一混频器电路。第一电路混频器电路可以包括例如双平衡混频器电路元件，用于对包络发生器电路的求和的输出进行上变频。第一混频器电路将来自第一信号包络发生器电路的求和的输出与本机振荡器信号混频，以提供量子位控制信号。在一些实施方式中，量子位控制电子电路包括耦合到第二混频器电路的第二信号包络发生器电路，其中第二信号包络发生器电路以与第一包络发生器电路相同的方式构造。第一混频器电路和第二混频器电路可以形成矢量调制器电路的一部分。第一混频器电路的输出可以与第二混频器电路的输出组合，以提供量子位控制信号，诸如量子位XY控制信号。

在描述量子位控制电子电路的进一步细节之前，先简要回顾包括量子位、量子控制元件和量子测量的标准量子计算系统。

理想的量子位是两能级系统，其状态可以表示为其本征态的叠加：|ψ>＝cos(θ/2)|0>+exp{jφ}sin(θ/2)|1>。因此，量子位的状态作为Bloch球的表面上的点具有唯一解释。在典型的量子算法中，将例如单量子位和/或双量子位门的序列应用于量子位的集合，然后测量这些量子位的子集的状态。单量子位门包括在Bloch球的表面上良定义的旋转，而双量子位门是在Bloch球上有条件的旋转。

图1A是示出单个量子位量子计算系统的示意图。量子计算系统包括耦合到量子位控制电子电路10的量子位芯片100。量子位芯片100包括一个或多个量子位102(诸如，超导量子位)，并且可以使用低温容器在极低的温度下操作(例如，约10mK或更低，诸如1mK，取决于低温容器可达到的最小可能温度)。出于本公开的目的，由量子位控制电子电路操作的量子位被假设为频率可调谐的transmon量子位，其具有快的选通时间(例如，<15ns)、低的单个量子位和双量子位误差率(例如，<0.1％和<0.6％)、中等相干时间(例如，～0.1ms)以及单片实施方式。然而，本文描述的量子位控制电子电路不限于与transmon量子位一起工作，还可以与其他量子位配置一起使用，诸如fluxmon量子位或gmon量子位等。量子位芯片100的每个量子位102可以耦合到Z驱动量子位电路元件106(例如，谐振器)、XY驱动量子位电路元件110(例如，电容器)和量子位读出谐振器112。量子位102和形成在量子位芯片100上的相关联的电路元件可以由电介质衬底上的图案化超导体材料形成(例如，硅或蓝宝石衬底上的铝)。

量子位芯片100耦合到在室温(例如，约300K)下操作的量子位控制电子电路10。将控制电子电路10连接到量子位芯片100的数据线可以经受低温容器的一个或多个低温中间级。例如，量子位Z控制线12、量子位XY控制线14和量子位读出线16可以经受低温容器的中间级，该中间级被冷却到低于室温但高于量子位操作温度(例如，3-4K左右)。在一些实施方式中，控制线还可以包括衰减器(例如，衰减器18、20)或放大器(例如，放大器22)。数据线可以耦合到量子位芯片100的端口(例如，端口104、108和116)。

如图1A所示，量子位102是非线性谐振器，它包括与一对约瑟夫森结(JosephsonJunction)(图示为X)并联的电容器，这对约瑟夫森结在环路中形成squid，squid的有效电感可以通过用外部磁通量驱动(例如，由Z驱动线12提供)穿过环路来调谐。与(多个)约瑟夫森结相关联的非线性导致非谐能量图150，如图1B所示，其中形成离散能级(152，154，156，158)。能级之间的间隔可以表达为ΔE＝hf

对量子位(诸如量子位102)进行的微波选通操作可以通过在控制电子电路10处生成XY控制信号，然后当量子位以其谐振频率操作时，将XY控制信号施加到量子位102的XY端口108，导致量子位状态围绕Bloch球的XY平面中的轴的确定性旋转，其中旋转轴和旋转角度分别由微波信号的载波相位和积分包络幅度确定。量子位的有限相干时间使得希望将所施加脉冲的持续时间最小化，但是时间上短的脉冲包含宽的频谱。因此，在脉冲持续时间和|2>状态的数量(population)之间存在折衷，因为脉冲边带中的能量可以耦合到f

在室温下操作的标准控制电路10使用高速(～1GSPS或更高)和高分辨率(～14位)数模转换器(DAC)波形发生器来生成每个量子位XY控制信号。这种高速波形发生器消耗大量功率。

不使用高功率、高速和极高分辨率的数模转换器，量子位控制电路10的至少一部分可以用能够生成宽范围量子位控制信号(例如，量子位XY控制信号)、使用更低的位分辨率、需要更低的数据速率、并且消耗更少的功率的控制电子电路来代替。此外，集成电路可以在低温温度(例如，在30-40K或以下，诸如3-4K)下操作。因此，通常将控制电子电路耦合到量子位芯片的同轴电缆可以用超导体连接器来代替，该超导体连接器在超导体的跃迁温度高于操作的低温温度的情况下是无损的，这进一步降低了量子计算系统的功耗。

图2是示出用于生成量子位控制信号(诸如，量子位XY控制信号)的简化量子位控制电路200的示例的示意图。量子位控制电路200可以用来代替图1A所示的量子位控制电路10的至少一部分。在一些实施方式中，量子位控制电路200可以被实施为IC，其包括被集成为一片半导体材料的一部分的一组电子电路。在一些实施方式中，量子位控制电路200在低温温度(例如，在30-40K或以下，诸如3-4K)操作，而不是像图1所示的量子位控制电路10那样在室温下操作。

量子位控制电路200包括耦合到混频器电路210的信号包络发生器电路202。如图2的示例所示，信号包络发生器电路202可以包括电流模式包络发生器。电流模式包络发生器包括多个不同的电流源204。尽管图2中示出了11个电流源204(其中，虚线表示未被描绘的电流源)，但至少两个电流源可以被使用。电流源204可以是可编程的，使得每个电流源204可以被控制以输出定义的电流水平。在一些实施方式中，每个电流源204的波形被存储在量子位控制电路200的存储器中。多个电流源204并联耦合，使得电流源204中的每一个的输出被附接到公共输出或节点208。当电流源204中的一个或多个被激活时，在节点208处测量的总电流输出被提供为i(t)。开关206与每个电流源204串联设置。每个源的开关206可以被断开或闭合，以允许电流源的输出被添加到总电流输出i(t)中或从其中去除。尽管图2中将开关206示出为用于控制电流源的输出是否与总电流输出相结合，但也可以使用其他控制机制来代替。此外，尽管信号包络发生器202在图2中被示出为使用多个可编程电流源，但也可以使用其他信号源来代替。例如，可以使用多个可编程电压源来代替电流源。量子位控制电路200的其他电路元件可以被相应地修改以与可编程电压源一起使用。例如，电压源可以串联组合。

在一些实施方式中，信号包络电路的输出在耦合到混频器电路210之前被平滑。例如，平滑可以通过使用放置在信号包络发生器电路202的正输出和负输出之间的可变电容器216来实现。电容器216两端的电压被提供为v

信号包络电路的平滑输出耦合到混频器电路210。在一些实施方式中，混频器电路210将来自信号包络发生器电路的输出与本机振荡器信号212混频。本机振荡器信号212处于载波频率。如图2所示，混频器电路210包括电流模式双平衡混频器电路。双平衡混频器电路提供对从包络信号发生器电路202接收的信号的上变频。在本示例中，双平衡混频器使用诸如MOSFET的CMOS集成电路214来构造。图2所示的混频器设计只是一个示例，并且不限制其他混频器电路设计的使用。混频器电路210的输出耦合到变压器218，并作为输出信号v

信号包络发生器电路202可以用于产生各种不同的波形，包括但不限于对称波形，诸如量子计算中常用的高斯和升余弦波形。在图3所示的示例信号包络生成过程中，电流源204中的每一个被顺序激活，使得一旦所有电流源204被激活，总电流输出i(t)就稳定地增加到最大值。例如，具有输出电流值I

尽管图2所示的量子位控制电路200包括耦合到混频器电路210的一个信号包络发生器电路202，但是通常，量子位控制电路200也可以包括耦合到第二混频器电路的相同的第二信号包络发生器电路。例如，第一混频器电路和第二混频器电路可以是矢量调制器电路的一部分。然后，每个混频器电路的输出可以被组合以提供相位旋转信号。如上所述，量子位状态在Bloch球中的旋转轴和旋转角度分别由微波信号的载波相位和积分包络幅度确定。图4示出了说明这种布置的量子位控制电路的简化示意图。量子位控制电路400可以用来代替图1A所示的控制电路10的至少一部分。如电路200一样，量子位控制电路400可以被实施为IC并在低温温度(例如，在3-4K)操作。

量子位控制电路400包括第一信号包络发生器电路402和第二信号包络发生器电路404。第一信号包络发生器电路402和第二信号包络发生器电路404中的每一个可以以与本文针对电路202描述的相同方式来构造。例如，电路402和404中的每一个可以包括多个单独可编程电流源，这些电流源附接到公共输出或节点，以便提供累积电流输出。此外，电路401和404中的每一个可以包括耦合到相应公共节点的对应平滑电路，以平滑信号输出的阶梯状外观。信号包络发生器电路402提供第一输出，例如DAC_I v

量子位控制电路400还包括第一混频器电路414和第二混频器电路416。在一些实施方式中，混频器电路414和416是矢量调制器电路的一部分，该矢量调制器电路包括两个混频器电路和组合器电路，其中第一混频器和第二混频器分别由正弦波和余弦波驱动。混频器电路414、416中的每一个可以如本文针对混频器电路210所述来构造。第一混频器电路414从电路402接收第一输出DAC_I v

第一混频器414将第一振荡器输出与来自电路402的第一输出DAC_I v

图5是示出在集成电路500中实施的量子位控制电路(诸如，量子位控制电路400)的示例的示意图。IC 500可以使用CMOS制造技术来制造。如图5的示例所示，集成电路500包括串并接口(Serial-to-Parallel Interface，SPI)电路502和配置/波形存储器504。存储器504可以包括，例如基于触发器的存储器或随机存取存储器等。在集成电路500的操作期间，波形数据被加载到SPI电路502中，然后被传送到波形存储器504中的并行寄存器。存储器504允许存储多个不同的波形，包括信号包络发生器的每个可编程信号源的单独的权重，以及一个或多个独立的参考信号(例如，电流或电压)的权重。权重表示生成波形所需的电流的幅度。例如，第一电流源的权重506在图5中被示出为存储器504中的“I1A、I1B…、I1N”。在一些实施方式中，存储器504为每个可编程信号源存储4、8、12、16、20、24、28或32个不同的波形，尽管也可以存储其他数量的波形。波形可以具有不同的位深度。例如，波形可以被编程为具有4位分辨率、6位分辨率、8位分辨率或10位分辨率，尽管其他分辨率也是可能的。波形数据被提供给IC 500的DIN引脚。在一些实施方式中，在提供给SCLK的时钟信号的每个周期处，数据可以被传送到SPI电路502中。当在数据加载引脚LD处接收到加载信号时，数据可以从SPI电路502传送到存储器504中的并行寄存器。SPI电路502本身更新相对较慢。例如，SPI电路502可以根据具有几kHz频率的时钟周期来更新。SCLK的时钟信号和数据负载信号都可以由室温控制电子电路提供。可替换地，在一些实施方式中，时钟和负载信号可以在IC电路500本身上生成。在一些实施方式中，可以存在片上定序器来定义对应于一系列波形的一系列波形选择信号。

IC 500还包括多路复用器阵列508，其包括多个多路复用器510。在本示例中，每个多路复用器510是16:1多路复用器，但也可以使用包括但不限于4:1、8:1或12:1的其他多路复用器配置。来自存储器504的波形被加载到多路复用器的多路复用器510中。因此，例如，在图5的示例中，每个多路复用器可以从存储器504接收16个不同的波形，其中一个是基于在输入到IC 500的WFM处接收的波形选择信号来选择的。在本示例中，波形选择信号是4位信号，允许从每个多路复用器510中选择多达16个不同的波形。波形选择信号可以使用室温控制电子电路或在IC 500本身上生成。在一些实施方式中，波形选择信号可以使用片上定序器来生成。

来自每个多路复用器510的输出波形耦合到对应的可编程信号源。多路复用器(mux)输出的一半被提供给第一信号包络发生器512中的可编程信号源，而多路复用器输出的另一半被提供给第二信号包络发生器514中的可编程信号源。因此，如果每个信号包络发生器包括11个可编程信号源(例如，11个可编程电流源)，则总共提供22个多路复用器510，其中一半耦合到发生器512中的对应的可编程信号源，另一半耦合到发生器514中的对应的可编程信号源。

图6中提供了信号包络发生器电路512、514之一的更详细的示意图。每个信号包络发生器512、514接收来自时钟引脚CLK的时钟信号和来自触发引脚TRIG的触发信号。触发信号和时钟信号用于在可编程信号源的激活中循环，如这里参考图6所述的。触发信号和时钟信号可以由室温任意波形发生器提供，或者可以由IC 500上的源生成。第一信号包络发生器电路512和第二信号包络发生器电路514的输出被传递到矢量调制器516。矢量调制器516的更详细的示意图在图7中提供。矢量调制器516包括第一混频器522和第二混频器524，其中的每一个从两个信号包络发生器电路512、514之一接收对应的信号。第一混频器522还接收振荡器引脚LO_I处提供的第一本机振荡器信号，而第二混频器524接收振荡器引脚LO_Q处提供的第二本机振荡器信号。可以提供放大器518和520来放大所接收的振荡器信号。矢量调制器516还包括求和电路526，用于对第一混频器522和第二混频器524的输出求和。加法器电路526的输出被提供给RF输出引脚RF_OUT。

参考图6，信号包络发生器电路600包括多个独立的8位数模转换器(DAC)606。在图6所示的特定示例中，提供了11个DAC 606，但是也可以使用其他数量的DAC。例如，信号包络发生器电路600可以包括但不限于3、4、5、6、7、8、9、10、12、13、14或15个DAC。此外，DAC可以被配置为具有不同的位分辨率。例如，DAC 606可以包括但不限于4位、6位、10位或12位DAC。虽然DAC被示出为电流模式，但也可以使用电压模式的DAC。每个DAC 606的输出耦合到公共节点601，使得信号包络发生器电路600的总电流输出对应于由每个DAC 606提供的电流之和。总电流可以通过提供附接到公共节点的负载618(例如，电阻器)而被转换成电压信号。在一些实施方式中，可以通过提供与负载618并联的电容器(诸如，可变电容器616)来平滑组合输出信号。

每个DAC 606从对应的多路复用器604接收用于生成波形的权重。在本示例中，权重被提供具有8位分辨率，允许DAC 606生成256个不同的电流值。电流权重从波形存储器602传递到多路复用器604，波形存储器602涵盖图5所示的SPI接口电路502和波形存储器电路504。波形存储器602还可以存储参考DAC 608的权重。参考DAC 608生成被输入到DAC 606中的每一个的参考电流I

延迟电路610耦合到DAC 606，并允许DAC被顺序激活。在本示例中，延迟电路610被配置成使得DAC产生对称包络。具体地，示例性延迟电路610包括锁存器RS触发器611、多个D型触发器612和逻辑门(例如，与门、或门、非门等)，它们被配置为顺序激活每个DAC 606并且在所有DAC 606被激活之后，以与所有DAC 606被激活的次序相反的次序来顺序去激活每个DAC 606。例如，当在TRIG处接收到触发信号时，DAC 606中的每一个将在CLK处提供的时钟信号的每个时钟周期被顺序激活，直到所有的DAC 606都被激活。DAC 606的激活使得DAC606以由在DAC 606处从其耦合的多路复用器接收的权重指定的幅度来输出电流。在激活所有DAC 606之后，锁存器611被更新，使得每个DAC 606被顺序去激活。该去激活导致DAC 606停止电流输出。由DAC 606产生的组合电流脉冲的宽度是本配置中使用的DAC数量的函数。例如，在本示例中，有11个不同的DAC 606，使得由顺序激活和去激活产生的整个组合电流脉冲的宽度为22个时钟周期，由单个DAC提供的单个电流脉冲的最短宽度为1个时钟周期。图6所示的配置是使用触发器和逻辑门的延迟电路的一个示例，但是使用触发器和/或逻辑门的其他延迟电路配置也是可能的。虽然延迟电路610被配置为提供DAC的顺序激活和去激活，但是也可以使用其他的DAC激活和去激活序列来代替。此外，在一些实施方式中，激活和/或去激活序列可以存储在存储器中，而不是基于时钟信号来确定。例如，IC 500可以包括一系列预先存储在芯片500上的存储器中的不同波形。电路600还可以包括耦合到选择线的移位寄存器，以将波形的序列拨入DAC 606。根据选择的选择序列，不同的波形可以以不同的序列组合。

在一些实施方式中，规定来自DAC 606的组合电流信号在被传递到混频器电路之前可以将其极性翻转。为了覆盖任意载波相位的所有四个象限，来自每个信号包络发生器电路的每个信号的幅度应该包括正波形和负波形。在本示例中，极性翻转是使用包括MOSFET 620的极性开关电路来实现的。第一对MOSFET 620的源极(或漏极)耦合到接收来自DAC 606的组合电流输出的公共输入，而另一对MOSFET的源极(或漏极)耦合到公共接地端。第一对中的一个MOSFET 620的栅极由第一控制信号(POL+)控制，第一对中的另一个MOSFET620的栅极由第一控制信号(POL-)的补偿控制。相同的配置被应用于第二对MOSFET 620。因此，极性开关提供正包络波(ENV+)和负包络波(ENV-)。其他电路设计也可能用于实现极性翻转。在一些实施方式中，差分电流可以替代地用于提供正波和负波，完全消除了极性开关电路的使用。

图7是示出示例性矢量调制器电路(例如，诸如图5中的矢量调制器516)。的更详细的配置的示意图。由每个信号包络发生器电路提供的正波形和负波形(也称为基带电流)使用一对双平衡无源混频器进行上变频：第一混频器708a和第二混频器708b，其差分输出使用变压器710a、710b进行变压器耦合，并在电流域中组合成单端信号RF_OUT。可变电容器712允许调谐变压器的中心频率。在一些实施方式中，可以使用附加的DAC来向每个混频器的基带输入提供持续的电流，以允许消除LO泄漏。

每个混频器的本机振荡器端口(LO_I或LO_Q)由放大器链驱动，放大器链在功耗和频率覆盖范围之间进行权衡。每个本机振荡器信号通过对应的基于变压器的平衡-不平衡变换器(平衡-不平衡变换器704a和平衡-不平衡变换器704b)从单端的转换成差分的，随后是全差分增益放大器(放大器706a和放大器706b)，其目的是提高共模抑制。然后使用包括一系列数字门(例如，非(NOT)门和或非(NOR)门)的数字块708a、708b来放大差分信号，使得混频器LO端口被轨到轨(rail-to-rail)地驱动。接收使能信号ENB的或非门配置防止不止一个信号同时为高。为了适应操作的倍频程(octave)带宽，调谐电容器702可以结合在每个变压器的本机振荡器信号输入侧。

图8示出了示例性测试设置800的框图，其中使用IC 500代替图1的控制电子电路10的至少一部分。如图8所示，IC 500位于稀释制冷机/低温容器的中间冷却级804。例如，IC500可以位于3K中间冷却级。可替换地，IC 500可以位于稀释制冷机/低温容器的其他中间冷却级。提供给IC 500的某些控制信号和波形可以在室温级802生成。例如，在一些实施方式中，SPI接口的数据、选择(SEL)控制信号、触发(TRIG)控制信号、时钟(CLK)信号和本机振荡器(LO)信号在室温级802从控制电子电路808生成。控制电子电路808可以包括用于生成一个或多个信号的多个不同的任意波形发生器。控制电子电路808还可以生成Z驱动控制信号和用于驱动量子位读出操作的读出控制信号。如本文所解释的，在一些实施方式中，提供给IC 500的信号中的一个或多个可以替代地在IC 500上生成。IC 500耦合到量子位芯片812，量子位芯片812位于稀释制冷机/低温容器的主冷却级806中。IC 500的每个输出可以耦合到量子位芯片812上的不同的对应量子位XY驱动线。在一些实施方式中，可以在IC 500的输出线上提供各种衰减器和滤波器，以去除噪声并匹配量子位的功率要求。

在一些实施方式中，LO信号也被分离以驱动辅助路径，该辅助路径在通过幅度和相位控制单元之后，被弱耦合到在IC 500的输出处的3dB衰减器之后的XY信号路径，允许消除信号泄漏。该辅助路径的第二用途是准许使用室温任意波形发生器驱动量子位XY线。在一些实施方式中，使用第二定向耦合器来监控向下传播到量子位芯片的RF信号(PULSEMON)。

图9是示出由具有与图5所示的IC 500相同配置的测试IC以及图6-图7所示的信号包络发生器电路配置和矢量调制器电路配置获得的示例波形的曲线图。波形900对应于提供给IC 500的触发信号，该触发信号发起DAC(例如，DAC 606)的激活。波形900具有约18ns的频率周期。波形902对应于从IC获得的载波频率为5.6GHz的RF输出。对于该测量，IC被初始化以输出一系列十六个不同的波形，并且控制线被驱动以步进通过所有十六个状态。该芯片被发现分别对于超过范围为4–8GHz和0.5-3GHz的LO频率和时钟频率来说是可选的。在5.5GHz的频率下，以正交混频器的输入为参考，驱动LO端口所需的最小功率低于-10dBm。参考信号发生器的输出，发现驱动时钟端口所需的最小功率低于-20dBm。

完成室温测量之后，使用图8所示的测试装置800冷却系统。量子芯片中使用的量子位是频率可调的transmon量子位。在使用标准bringup例程确定量子位频率调谐曲线和标称读出参数之后，量子位被调谐到5.6GHz，并且用于室温衰减器和移相器的标称值被确定为使得在没有有意的XY驱动的情况下，|1>状态占用被最小化。接下来，使用CMOS集成电路执行一对Rabi实验。对于这些实验(图10中所示)，对应于1GHz时钟，当量子位被初始化并且然后由幅度发生变化但持续时间固定为22ns的一个或两个脉冲驱动时，状态概率被测量为脉冲幅度的函数。使用单个正交集的权重执行这些测量以产生名义上的升余弦包络，而另一组包络权重为零。通过扫描DAC参考电流(I

还对Rabi扫描的每个配置测量了功率消耗，其中芯片被配置为连续输出脉冲。然后最大功耗被保守估计为产生连续π-脉冲流所需的功耗。使用该程序，根据室温1.05V电源，DC功耗的上限被估计为1.8mW(由于沿电阻低温布线的IR下降，估计在IC的参考平面处所供应的电压约为950mV)。

通过基于三个脉冲的实验来评估使用IC的快速切换和相位控制特征来执行量子位状态的相干控制的可行性，该实验的协议包括(1)将量子位初始化为|0>状态，(2)施加X-脉冲以产生围绕X轴的θ

图12是示出用于生成量子位XY控制信号的示例性过程1200的框图。过程1200可以使用本文描述的量子位控制电路(诸如，IC 500)来执行。在第一步骤1202中，顺序激活第一多个信号源。信号源可以包括如本文所述的电流源或电压源。组合(1204)每个信号源的输出，以提供第一组合输出。第一组合输出被传递(1206)到第一混频器电路，诸如本文描述的任何混频器电路(例如，混频器电路210)。混频器电路将第一组合输出与本机振荡器信号混频(1208)，以提供第一量子位控制信号。如本文所解释的，信号源可以包括可编程电流源。过程1200还可以包括顺序去激活第一多个信号源。第一组合输出还可以包括顺序去激活的第一多个信号源的组合输出。过程1200还可以包括在将第一组合输出传递到第一混频器之前平滑第一组合输出。过程1200还可以包括：顺序激活第二多个信号源；组合顺序激活的第二多个信号源的输出，以提供第二组合输出；将第二组合输出传递到第二混频器电路；在第二混频器电路中将第二组合输出与第二本机振荡器信号混频，以提供第二量子位控制信号；以及组合第一量子位控制信号与第二量子位控制信号，以提供量子位XY控制信号。量子位XY控制信号然后可以耦合到量子位芯片(例如，芯片100或芯片812)上的量子位。第一本机振荡器信号可以与第二本机振荡器信号异相。例如，第一本机振荡器信号可以是正弦波，而第二本机振荡器信号可以是余弦波。过程1200可以在高于10mK(例如，高于100mK)且低于40K的温度执行。

本文呈现的示例性控制电路的讨论涉及使用集成电路来实施单个量子位门。然而，控制电路也可以用于实施多个量子位门。

本说明书中描述的量子主题和量子操作的实施方式可以在合适的量子电路中实施，或者更一般地在量子计算系统(也称为量子信息处理系统)中实施，包括本说明书中公开的结构及其结构等效物，或者在它们中的一个或多个的组合中实施。术语“量子计算系统”和“量子信息处理系统”可以包括但不限于量子计算机、量子密码系统、拓扑量子计算机或量子模拟器。

术语量子信息和量子数据是指由量子系统携带、保存或存储的信息或数据，其中最小的非平凡系统是量子位，例如定义量子信息的单位的系统。应当理解，术语“量子位”涵盖在对应的上下文中可以适当地近似为两能级系统的所有量子系统。这种量子系统可以包括多级系统，例如，具有两级或更多级。举例来说，这种系统可以包括原子、电子、光子、离子或超导量子位。在一些实施方式中，计算基础状态被识别为基态和第一激发态，然而应当理解，计算状态被识别为更高级的激发态的其他设置是可能的。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的设备，例如光物质(light-matter)界面，其中光用于传输，物质用于存储和保存量子数据的诸如叠加或量子相干性的量子特征，

量子电路元件(也称为量子计算电路元件)包括用于执行量子处理操作的电路元件。也就是说，量子电路元件被配置为利用诸如叠加和纠缠的量子力学现象，以非确定的方式对数据执行操作。诸如量子位的某些量子电路元件可以被配置为同时表示不止一个状态的信息并且对该信息进行操作。超导量子电路元件的示例包括诸如量子LC振荡器、量子位(例如，通量量子位、相位量子位或电荷量子位)和超导量子干涉仪(SQUID)(例如，RF-SQUID或DC-SQUID)的电路元件。

相比之下，经典电路元件通常以确定的方式处理数据。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中数据以模拟或数字形式表示。在一些实施方式中，经典电路元件可用于通过电或电磁连接向量子电路元件发送数据或从量子电路元件接收数据。经典电路元件的示例包括基于CMOS电路的电路元件、快速单通量量子(rapid single flux quantum，RSFQ)器件、互易量子逻辑(reciprocal quantum logic，RQL)器件和ERSFQ器件，它们是RSFQ的节能版本，其不使用偏置电阻。

本文描述的量子电路元件和经典电路元件的制造可能需要沉积一种或多种材料，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)或外延技术以及其它沉积工艺的沉积工艺来沉积。本文所述的制造电路元件的工艺可能需要在制造过程中从器件中去除一种或多种材料。取决于要去除的材料，去除过程可以包括，例如，湿法蚀刻技术、干法蚀刻技术或剥离工艺。形成本文描述的电路元件的材料可以使用已知的光刻技术(例如，光刻或电子束光刻)。

在使用超导量子电路元件和/或超导经典电路元件(诸如，本文所述的电路元件)的量子计算系统的操作过程中，超导电路元件在低温容器中被冷却到允许超导体材料表现出超导特性的温度。超导体(或者超导)材料可以理解为在超导临界温度或低于超导临界温度时表现出超导特性的材料。超导材料的示例包括铝(约1.2开尔文的超导临界温度)、铟(约3.4开尔文的超导临界温度)、NbTi(约10开尔文的超导临界温度)和铌(约9.3开尔文的超导临界温度)。因此，诸如超导迹线和超导接地平面的超导结构由在超导临界温度或低于超导临界温度时表现出超导特性的材料形成。

虽然本说明书包含许多具体的实施细节，但是这些不应被解释为对所要求保护的范围的限制，而是对可能特定于特定实施的特征的描述。本说明书中在独立的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以在多个实施方式中独立实施或者在任何合适的子组合中实施。此外，尽管特征可以在上文中被描述为在某些组合中起作用，并且甚至最初被如此要求保护，但是在一些情况下，来自所要求保护的组合的一个或多个特征可以从该组合中删除，并且所要求保护的组合可以针对子组合或子组合的变型。

类似地，虽然在附图中以特定顺序描述了操作，但是这不应该理解为要求以所示的特定顺序或顺序地执行这些操作，或者要求执行所有示出的操作，以获得期望的结果。例如，权利要求中列举的动作可以以不同的顺序执行，并且仍然获得期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实现中的各种组件的分离不应被理解为在所有实施方式中都需要这种分离。

已经描述了本发明的多个实施例。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。因此，其他实施例在所附权利要求的范围内。