针对反激式变换器的连续导电模式和不连续导电模式运行的自调谐自适应死区时间控制

摘要

本申请涉及针对反激式变换器的连续导电模式和不连续导电模式运行的自调谐自适应死区时间控制。一种反激式变换器包括控制变压器的初级侧上的电流传导的初级侧开关以及处于所述变压器的次级侧上的同步整流器。同步整流器驱动器通过自适应地调节同步整流器的关闭阈值来控制同步整流器的导电。

说明书

本申请是申请日为2017年1月26日、申请号为201710056844.1、发明名称为“针对反激式变换器的连续导电模式和不连续导电模式运行的自调谐自适应死区时间控制”的发明专利申请的分案申请。

相关专利申请的交叉引用

本申请要求2016年2月2日提交的美国临时申请No.62/290,160的权益，该申请全文以引用方式并入本文。

背景技术

本发明整体涉及电路，并且更具体地但不唯一地涉及反激式变换器。

反激式变换器是一种升降压变换器，其中输出电感器被拆分，以形成变压器。在反激式变换器中，使初级侧开关闭合，从而将变压器的初级绕组连接至输入电压源。闭合初级侧开关增加了初级电流和磁通量，将能量存储于变压器中，并且在变压器的次级绕组上感生出电流。次级绕组上的感应电流具有将二极管整流器置于反向偏置当中以阻断对输出电容器的充电的极性。当初级侧开关断开时，初级电流和磁通量下降，并且次级绕组上的产生感应电流改变极性，从而对二极管整流器正向偏置并且允许对输出电容器充电，以生成DC输出电压。

许多反激式变换器采用二极管整流器，以生成DC输出电压。二极管整流器的导电损耗对总功率损耗具有显著影响，尤其是在低压、大电流变换器应用当中。二极管整流器的导电损耗是由其正向压降和正向传导电流的乘积给定的。通过使用作为同步整流器运行的金属氧化物半导体场效应晶体管(MOSFET)代替二极管整流器，能够降低等效正向压降，并且由此能够减少导电损耗。然而，与二极管整流器不同，同步整流器的导电必须由另一个电路，例如同步整流器驱动器主动控制。

发明内容

在一个实施方案中，一种反激式变换器包括控制变压器的初级侧上的电流传导的初级侧开关和处于该变压器的次级侧上的同步整流器。同步整流器驱动器通过自适应地调节同步整流器的关闭阈值来控制同步整流器的导电。

对于本领域的普通技术人员，在阅读包括附图和权利要求书在内的本公开的全部内容之后，本发明的这些和其他特征将显而易见。

附图说明

图1示出了可利用本发明实施方案的反激式变换器的示意图。

图2示出了可利用本发明实施方案的同步整流器的示意图。

图3示出了杂散电感如何影响同步整流器的瞬时漏极至源极电压。

图4示出了同步整流器的漏极至源极导通电阻(RDSON)如何影响同步整流器的体二极管的导电。

图5示出了根据本发明实施方案的反激式变换器的示意图。

图6示出了根据本发明实施方案的同步整流器(SR)驱动器的示意图。

图7示出了根据本发明实施方案的SR驱动器的信号的波形。

图8示出了根据本发明实施方案的死区时间自调谐块的示意图。

图9示出了根据本发明实施方案的图8的死区时间自调谐块中的升/降计数器的时钟输入。

图10示出了根据本发明实施方案的SR驱动器的示意图。

图11和图12示出了根据本发明实施方案的反激式变换器的信号的波形。

图13和图14示出了根据本发明实施方案的与体二极管导电有关的SR驱动器的信号的波形。

图15和图16示出了根据本发明实施方案的反激式变换器的信号的波形。

在不同附图中使用相同的附图标记表示相同或相似的部件。

具体实施方式

在本公开中，提供了诸如电路、部件和方法的示例之类的很多具体细节，以便提供对本发明的实施方案的透彻理解。但是，本领域的普通技术人员将认识到，可以在无需这些具体细节中的一个或多个的情况下来实践本发明。在其他情况下，那些众所周知的细节没有示出或描述以避免模糊本发明的各个方面。

图1示出了可利用本发明实施方案的反激式变换器的示意图。在图1的示例中，反激式变换器包括初级侧开关QPR、同步整流器QSR、变压器T1和输出电容器COUT。在一个实施方案中，初级侧开关QPR和同步整流器QSR包括MOSFET。

当初级侧开关QPR被接通时，变压器T1的初级绕组连接至输入电压源极VIN，从而使得漏极至源极电流IDS流过该初级侧开关QPR和该初级绕组。当初级侧开关QPR被关断时，存储于初级绕组中的能量被释放到变压器T1的次级绕组。这导通了同步整流器QSR的体二极管，从而使得同步整流器电流ISR流过变压器T1的次级绕组，以对输出电容器COUT进行充电。在体二极管导电开始时，同步整流器QSR开启，从而通过提供与其体二极管并联的低阻抗电流路径来使得同步整流器QSR上的正向压降最小化。

可通过使体二极管导电降至最低并充分利用同步整流器QSR的沟道的低阻抗来使得使用同步整流器QSR所带来的效率改进最大化。然而，同步整流器QSR的迟关闭可导致同步整流器电流逆变，这将导致严重的开关噪声并且可能导致初级侧开关QPR与同步整流器QSR之间的跨导。因此，同步整流器QSR的体二极管的导电时间应当缩至最短。

图2示出了同步整流器QSR的示意图。当同步整流器QSR被开启时，因为MOSFET具有恒定阻抗特性(RDSON)，所以同步整流器QSR的漏极至源极电压VDS.SR与同步整流器电流ISR成比例。因此，可通过在同步整流器QSR的漏极至源极电压VDS.SR超过关闭阈值(VTH.OFF)时关闭同步整流器QSR来实现它的体二极管D.BODY的极短导电。然而，由于杂散电感的原因，基于同步整流器QSR的瞬时漏极至源极电压VDS.SR确定该同步整流器QSR的合适的关闭瞬间是具有挑战性的。更具体地讲，同步整流器QSR可能在其漏极上具有杂散电感LSTRAY，这使得偏移电压(VOFFSET)被添加到其漏极至源极电压VDS.SR上。更糟糕的是，杂散电感LSTRAY根据同步整流器QSR的封装类型而变化。例如，对于T0-220封装类型，杂散电感LSTRAY可为9000pH，对于D2PAK封装类型可为5000pH，对于IPAK封装类型可为4000pH，对于DPAK封装类型可为3000pH，并且对于S08封装类型可为1000pH。

图3示出了杂散电感如何影响同步整流器的瞬时漏极至源极电压。图3示出了同步整流器电流ISR的波形(参见151)、同步整流器的栅极至源极电压VGS(参见152)、同步整流器的关闭阈值(参见153)、具有杂散电容的同步整流器的实际漏极至源极电压(参见154)以及不具有杂散电容的同步整流器的理想漏极至源极电压(参见155)。如图3所示，由于通过杂散电感引入的偏移电压(参见156)，同步整流器的实际漏极至源极电压与理想漏极至源极电压存在差异。就固定的关闭阈值而言，这可导致同步整流器被关闭得比预期早。

图4示出了同步整流器的漏极至源极导通电阻(RDSON)如何影响同步整流器的体二极管的导电。图4示出了同步整流器电流ISR(参见161)、同步整流器的关闭阈值VTH.OFF(参见162)、具有小RDSON的同步整流器的漏极至源极电压VDS(参见163)、具有大RDSON的同步整流器的漏极至源极电压VDS(参见164)、具有小RDSON的同步整流器的栅极至源极电压VGS(参见165)以及具有大RDSON的同步整流器的栅极至源极电压VGS(参见166)。一般而言，基于漏极至源极电压确定具有固定关闭阈值的同步整流器的关闭瞬间不能保证同步整流器以最低体二极管导电适当运行。如图4所示，就固定关闭阈值而言，体二极管导电随着同步整流器的漏极至源极导通电阻而改变。

图5示出了根据本发明实施方案的反激式变换器400的示意图。图5的反激式变换器400与添加了同步整流器(SR)驱动器800的图1的反激式变换器相同。反激式变换器400的其他部件如参考图1所述。

图6示出了根据本发明实施方案的SR驱动器800的示意图。SR驱动器800可被实现为包括DRAIN引脚和GATE引脚的集成电路(IC)。DRAIN引脚被连接至同步整流器QSR的漏极，并且GATE引脚被连接至同步整流器QSR的栅极。值得注意的是，因为DRAIN引脚通过调制电阻器RMOD连接至同步整流器QSR的漏极，所以DRAIN引脚上的电压VDRAIN未必一定与同步整流器QSR的漏极上的漏极至源极电压VDS.SR相同。

在图6的示例中，SR驱动器800包括死区时间自调谐块801、比较器802和803以及触发器804。比较器802将DRAIN引脚上的电压VDRAIN和开始阈值VTH.ON(例如，-200mV)进行比较以检测体二极管导电的开始。当同步整流器QSR的体二极管开始导电时，DRAIN引脚上的电压变得小于开始阈值VTH.ON，从而对触发器804置位并且使GATE引脚上的栅极驱动信号生效，以开启同步整流器QSR。这有利地通过经由同步整流器QSR的沟道而非体二极管进行导电来使得功率损耗最小化。

在图6的示例中，比较器803将DRAIN引脚上的电压VDRAIN和关闭阈值VTH.OFF(例如，0V)进行比较，以检测同步整流器电流ISR的过零。当同步整流器电流ISR过零时，DRAIN引脚上的电压VDRAIN变得比关闭阈值VTH.OFF大，从而使触发器804复位并且使GATE引脚上的栅极驱动信号失效，以关闭同步整流器QSR。

图7示出了根据本发明实施方案的图6的SR驱动器800的信号的波形。图7示出了由DRAIN引脚上的电压VDRAIN(参见813)与同步整流器QSR的漏极上的漏极至源极电压VDS.SR(参见814)之间的差所带来的偏移电压VOFFSET(参见819)。在使同步整流器QSR的栅极至源极电压VGS(参见817)生效时，同步整流器QSR开启并且同步整流器电流ISR减小(参见818)。当DRAIN引脚上的电压VDRAIN升高到关闭阈值VTH.OFF(参见812)以上时，使栅极至源极电压VGS失效，以关闭同步整流器QSR。

在图7的示例中，当DRAIN引脚上的漏极电压VDRAIN升高到高阈值VTH.HGH(参见811；例如，0.5V)以上时，获得SR_COND_N信号(参见816)，所述SR_COND_N信号用于检测体二极管导电结束以及体二极管受到了反向偏置。可由SR驱动器800使用比较器(例如，参见图10，比较器851)将DRAIN引脚上的电压VDRAIN与高阈值VTH.HGH进行比较而生成指示体二极管反向偏置的SR_COND_N信号。死区时间(参见815)可被定义为从GATE引脚上的栅极驱动信号的下降沿到SR_COND_N信号的上升沿的持续时间。一般来讲，死区时间是介于同步整流器QSR的关闭与体二极管导电的结束之间的时段。

继续参见图6，死区时间自调谐块801可包括自适应电流源。在一个实施方案中，通过对调制电流IMOD进行调制，自适应电流源使死区时间保持在目标死区时间(例如，200ns)左右。可使用(例如)4位数模转换器(DAC)实现所述电流源，所述数模转换器使调制电流以8μA步长在0μA至120μA之间变化。这产生了经调制的偏置电压VOFFSET范围，可使用连接于同步整流器QSR的漏极与SR驱动器800的DRAIN引脚之间的外部电阻器RMOD对所述偏置电压范围进行编程。

在示例运行中，如果在前一个开关周期中测得死区时间比目标死区时间短，那么在下一个开关周期中调制电流IMOD将增大一个步长。如果在前一个开关周期中测得死区时间比目标死区时间长，那么在下一个开关周期中调制电流IMOD将减小一个步长。如果在前一个开关周期中测得死区时间比目标死区时间短得多，那么在下一个开关周期中调制电流IMOD将增大三个步长。实际上，通过基于测得的死区时间调节调制电流IMOD，使关闭阈值适于补偿任何偏移电压，从而有利地允许测得的死区时间被保持在目标死区时间左右。

图8示出了根据本发明实施方案的死区时间自调谐块801的示意图。在图8的示例中，SR_COND_N信号为升/降计数器U9计时。DAC U7将升/降计数器U9的计数转换成模拟信号，所述模拟信号驱动输出调制电流IMOD的可变电流源电路850。

在图8的示例中，死区时间自调谐块801包括用于检测反激式变换器400是在连续导电模式下还是在不连续导电模式下运行的连续导电模式(CCM)检测电路901。例如，在轻负载状况期间，反激式变换器400可在不连续导电模式下运行。死区时间自调谐块801通过将同步整流器QSR的栅极至源极电压VGS接收到触发器U22中来检测反激式变换器400的运行模式。SR_COND_N信号为触发器U22计时，以输出连续导电模式检测(CCMD)信号。在图8的示例中，当检测到连续导电模式时，CCMD信号处于逻辑HIGH(CCMD＝1)，并且当检测到不连续导电模式时，CCMD信号处于逻辑LOW(CCMD＝0)。CCMD信号通过逻辑门U16、U17、U5和U15选通为升/降计数器U9计时的SR_COND_N信号(参见反相器U3)。图9示出了在连续导电模式(CCMD＝1)下和不连续导电模式(CCMD＝0)下输入到升/降计数器U9的时钟。

图10示出了根据本发明实施方案的SR驱动器800的示意图。在图10的示例中，SR驱动器800包括用于连接至同步整流器QSR的漏极的DRAIN引脚、用于连接至同步整流器QSR的源极的SOURCE引脚、用于连接至接地参考的GND引脚、用于连接至同步整流器QSR的栅极的GATE引脚、用于接收电源电压的VDD引脚以及用于接收输入电压源的VIN引脚。在图10的示例中，比较器851将DRAIN引脚上的电压和高阈值VTH.HGH进行比较。当DRAIN引脚上的电压升高到高阈值VTH.HGH以上，从而指示体二极管导电的结束时，触发器852被复位以使SR_COND信号失效，所述SR_COND信号是SR_COND_N信号(参见图7，816)的补。

在图10的示例中，比较器853接收从DRAIN引脚和源极引脚检测到的同步整流器QSR的漏极至源极VDS电压，以检测体二极管导电的开始。比较器854还接收从DRAIN引脚和SOURCE引脚检测到的同步整流器QSR的漏极至源极VDS电压，以检测该同步整流器的过零。可基于反激式变换器和同步整流器的具体细节对比较器853的负输入节点上的开始阈值VTH.ON的电平和比较器854的正输入节点上的关闭阈值VTH.OFF的电平加以选择。当同步整流器QSR的体二极管开始导电时，对触发器855计时以使GATE引脚上的驱动信号生效，从而开启同步整流器QSR。当同步整流器电流被检测到正在过零时，使触发器855复位，以使GATE引脚上的驱动信号失效，从而关闭同步整流器QSR。

在图10的示例中，SR驱动器800还包括用于取消同步整流器QSR的开启的电路(参见856)、用于取消同步整流器QSR的关闭的电路(参见857)和用于使同步整流器QSR的开关操作与可选的“绿色”(即，能量效率)电路同步的电路(参见858)。如前所述，死区时间自调谐块801对调制电流IMOD进行调制以调节DRAIN引脚上的偏移电压，从而使死区时间保持在目标死区时间左右。

图11和图12示出了根据本发明实施方案的反激式变换器400(参见图5)的信号的波形。图11和图12从上到下示出了通过变压器T1的初级绕组的电流(参见401)、同步整流器电流ISR(参见402)、同步整流器QSR的栅极至源极电压VGS(参见403)以及同步整流器QSR的漏极至源极电压VDS(参见404)。图11示出了连续导电模式下的反激式变换器400的信号的波形，而图12则示出了不连续导电模式下的反激式变换器400的信号的波形。通过调制偏移电压，关闭阈值(参见405)受到了动态调节以适用于不同的RDSON和偏移电压，从而实现与具有固定关闭阈值的反激式变换器相比更加稳定的运行。

图13和图14示出了根据本发明实施方案的分别与不连续导电模式和连续导电模式下的体二极管导电有关的SR驱动器800(例如参见图6)的信号的波形。图13和图14中的波形大致与图7所示和先前讨论那些相同，只是添加了标记820以指示同步整流器QSR的体二极管的导电时间。

如图13所示，当实际体二极管导电时间(参见图13，820)比目标死区时间(参见图13，815)短时，本发明的实施方案使得不连续导电模式下的体二极管导电时间降至最低。如图14所示，当实际体二极管导电时间(参见图14，820)与目标死区时间(参见图14，815)相同时，本发明的实施方案将在连续导电模式下提供更高的抵御跨导的裕量。有利的是，本发明的实施方案因此可实现与常规反激式变换器相比短得多的目标死区时间。

图15和图16示出了根据本发明实施方案的反激式变换器400(例如，参见图5)的信号的波形。图15和图16示出了通过变压器T1的初级绕组的电流(参见101)、由死区时间自调谐块801生成的调制电流IMOD(参见102)、与发送至同步整流器QSR的栅极驱动信号(参见104)有关的同步整流器电流ISR(参见103)、与发送至同步整流器QSR的栅极驱动信号(参见106)有关的发送至初级侧开关QPR的栅极驱动信号(参见105)以及同步整流器QSR的漏极至源极电压(参见107)。

图15示出了在从连续导电模式向不连续导电模式过渡期间反激式变换器400的信号的波形。注意，调制电流IMOD逐渐降低(对于每个开关周期，降低一个步长；参见图15，102)，从而在从连续导电模式向不连续导电模式过渡期间找到合适的调制电流。图16示出了在从不连续导电模式向连续导电模式过渡期间反激式变换器400的信号的波形。注意，在从不连续导电模式向连续导电模式的过渡中，调制电流IMOD快速增大(对于每个开关周期，增大三个步长；参见图16，102)以防止初级侧开关QPR与同步整流器QSR之间的跨导。

本发明的实施方案此外还至少包括以下权利要求：

10.一种同步整流器驱动器，包括：

比较器电路，所述比较器电路将关闭阈值与同步整流器的漏极至源极电压进行比较，并且当比较结果指示流过所述同步整流器和变压器的次级绕组的同步整流器电流正在过零时关闭所述同步整流器；以及

死区时间自调谐块，所述死区时间自调谐块通过生成和调制改变所述同步整流器的节点上的偏移电压的调制电流而调节所述关闭阈值。

11.根据权利要求10所述的同步整流器驱动器，其中所述偏移电压处于所述同步整流器的漏极与所述同步整流器驱动器的集成电路(IC)封装的引脚之间。

12.根据权利要求11所述的同步整流器驱动器，还包括调制电阻器，所述调制电阻器连接于所述同步整流器的所述漏极与所述同步整流器驱动器的所述IC封装的所述引脚之间。

13.根据权利要求10所述的同步整流器驱动器，其中所述死区时间自调谐块基于在前一开关周期内检测到的从同步整流器被关闭时到同步整流器的体二极管停止导电时的死区时间调节关闭阈值。

14.根据权利要求13所述的同步整流器驱动器，其中所述死区时间自调谐块基于所述检测到的死区时间与目标死区时间之间的差调节所述调制电流。

15.根据权利要求10所述的同步整流器驱动器，其中所述死区时间自调谐块包括：

计数器；

数模转换器(DAC)，所述数模转换器将所述计数器的计数转换为模拟信号；以及

可变电流源电路，所述可变电流源电路将所述模拟信号转化为所述调制电流。

16.一种运行反激式变换器的方法，所述方法包括：

检测同步整流器的关闭与所述同步整流器的体二极管的导电结束之间的死区时间，所述同步整流器被连接至所述反激式变换器的变压器的次级绕组；

基于所述检测到的死区时间调节关闭阈值；以及

响应于检测到所述同步整流器的漏极至源极电压升高到所述关闭阈值以上而关闭所述同步整流器。

17.根据权利要求16所述的方法，其中调节所述关闭阈值包括：

生成调制电流；

基于所述检测到的死区时间与目标死区时间之间的差改变所述调制电流；以及

使所述调制电流流至所述同步整流器的漏极以调节所述同步整流器的所述漏极与所述同步整流器驱动器的节点之间的偏移电压。

18.根据权利要求17所述的方法，其中所述同步整流器驱动器的所述节点是所述同步整流器驱动器的集成电路(IC)封装的引脚，并且所述调制电流流至所述同步整流器的所述漏极与所述同步整流器驱动器的所述IC封装的所述引脚之间的电阻器。

19.根据权利要求17所述的方法，其中按照步长改变所述调制电流。

20.根据权利要求19所述的方法，还包括：

根据所述检测到的死区时间与所述目标死区时间之间的差增加所述步长。

已经公开了具有自调谐死区时间控制的反激式变换器的电路和方法。尽管已经提供了本发明的具体实施方案，但应当理解，这些实施方案用于例示性目的而非限制性目的。对于本领域的普通技术人员而言，通过阅读本公开内容，许多额外的实施方案将是显而易见的。