一种标频切换电路

摘要

本发明公开了一种标频切换电路，包括：信号幅值检测电路；单片机U1；时钟缓冲器U4；外部高性能标频输入电路；恒温晶振输入电路；晶振输入电路；所述晶振Y1包括VDD引脚、VSS引脚和OUT引脚；本发明的标频切换电路结构简单，使用方便，通过信号幅值检测电路、单片机和时钟缓冲器的配合设置，实现了在外部高性能标频、恒温晶振及普通晶振标频之间按优先级顺序可自主选择的功能；既可以保证了高性能的要求，又满足了某些普通应用场合实现低成本的要求。

说明书

技术领域

本发明涉及微电子技术领域，具体涉及一种标频切换电路。

背景技术

在时间测量系统中，测量芯片所用标频至关重要，其性能好坏直接影响到测量的精度。性能好的标频(比如铷钟等)又非常贵，如果无差别的使用高性能的标频，会使成本压力非常大，所以在有些应用场合普通的恒温晶振就可以达到性能指标。

目前在时间测量系统中，还存在以下问题：

1.若全部采用性能好的标频，不但在某些情况下会浪费其性能，还会增加大量的成本；

2.若全部采用性能一般的标频，又无法满足某些情况下高性能的要求。

基于上述情况，本发明提出了一种标频切换电路，可有效解决以上问题。

发明内容

本发明的目的在于提供一种标频切换电路。本发明的标频切换电路结构简单，使用方便，通过信号幅值检测电路、单片机和时钟缓冲器的配合设置，实现了在外部高性能标频、恒温晶振及普通晶振标频之间按优先级顺序可自主选择的功能；既可以保证了高性能的要求，又满足了某些普通应用场合实现低成本的要求。

本发明通过下述技术方案实现：

一种标频切换电路，包括：

信号幅值检测电路，包括第一对数放大器U2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第二对数放大器U3、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8；

所述第一对数放大器U2包括第一INLO引脚、第一COMM引脚、第一OFLT引脚、第一VOUT引脚、第一INHI引脚、第一ENBL引脚、第一BFIN引脚、第一VPOS引脚，所述第二对数放大器U3包括第二INLO引脚、第二COMM引脚、第二OFLT引脚、第二VOUT引脚、第二INHI引脚、第二ENBL引脚、第二BFIN引脚和第二VPOS引脚；

单片机U1，包括PA0引脚、PA1引脚、PB0引脚和PB1引脚；

所述第一INLO引脚与第一电容C1一端电连接，第一电容C1另一端分别与第一电阻R1一端和第三电阻R3一端电连接，所述第一电阻R1另一端接地，所述第一INHI引脚与第二电容C2一端电连接，第二电容C2另一端分别与第二电阻R2一端和第三电阻R3另一端电连接，所述第二电阻R2另一端接第一时钟输入信号，所述第一COMM引脚接地，所述第一OFLT引脚接第三电容C3一端，第三电容C3另一端接电源电压，所述第一VOUT引脚分别接PA0引脚和第五电容C5一端，第五电容C5另一端接地，所述第一ENBL引脚分别与第四电阻R4一端和第六电容C6一端电连接，第四电阻R4另一端接电源电压，第六电容C6另一端接地，所述第一BFIN引脚与第四电容C4一端电连接，第四电容C4另一端接地，所述第一VPOS引脚与第六电容C6一端电连接；

所述第二INLO引脚与第七电容C7一端电连接，第七电容C7另一端分别与第五电阻R5一端和第七电阻R7一端电连接，所述第五电阻R5另一端接地，所述第二INHI引脚与第八电容C8一端电连接，第八电容C8另一端分别与第六电阻R6一端和第七电阻R7另一端电连接，所述第六电阻R6另一端接第二时钟输入信号，所述第二COMM引脚接地，所述第一OFLT引脚接第九电容C9一端，第九电容C9另一端接电源电压，所述第二VOUT引脚分别接PA1引脚和第十一电容C11一端，第十一电容C11另一端接地，所述第二ENBL引脚分别与第七电阻R7一端和第十二电容C12一端电连接，第七电阻R7另一端接电源电压，第十二电容C12另一端接地，所述第二BFIN引脚与第十电容C10一端电连接，第十电容C10另一端接地，所述第二VPOS引脚与第十二电容C12一端电连接；

时钟缓冲器U4，包括第一GND引脚、OE引脚、IN_SEL0引脚、IN_SEL1引脚、SEC_INP引脚、SEC_INN引脚、第二GND引脚、第三GND引脚、第四GND引脚、VDD引脚、XIN引脚、XOUT引脚、PRI_INP引脚、PRI_INN引脚、第五GND引脚和第六GND引脚；

外部高性能标频输入电路，包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13和第十三电容C13；

所述第九电阻R9一端与第一时钟信号电连接，另一端分别与第十电阻R10一端、第十一电阻R11一端和PRI_INP引脚电连接，所述第十电阻R10另一端接电源电压，所述第十一电阻R11另一端接地；所述第十三电容C13一端接地，另一端分别与第十二电阻R12一端、第十三电阻R13一端和PRI_INN引脚电连接，所述第十二电阻R12另一端接电源电压，所述第十三电阻R13另一端接地；

恒温晶振输入电路，包括第十四电阻R14、第十五R15电阻、第十六电阻R16、第十七电阻R17、第十八电阻R18和第十四电容C14；

所述第十四电阻R14一端与第二时钟信号电连接，另一端分别与第十五电阻R15一端、第十六电阻R16一端和SEC_INP引脚电连接，所述第十五电阻R15另一端接电源电压，所述第十六电阻R16另一端接地；所述第十四电容C14一端接地，另一端分别与第十七电阻R17一端、第十八电阻R18一端和SEC_INN引脚电连接，所述第十七电阻R17另一端接电源电压，所述第十八电阻R18另一端接地；

晶振输入电路，包括第十五电容C15、第十六电容C16、第十七电容C17、晶振Y1、第十七电阻R17、第十八电阻R18和第十九电阻R19；所述晶振Y1包括VDD引脚、VSS引脚和OUT引脚；

所述VDD引脚分别与第十六电容一端、第十七电容一端和电源电压电连接，所述第十六电容另一端和第十七电容另一端均接地，所述VSS引脚接地，所述OUT引脚与第二十电阻R20一端电连接，第二十电阻R20另一端分别与第十九电阻R19、第二十一电阻R21和第十五电容C15一端电连接，所述第十九电阻R19另一端接电源电压，所述第二十一电阻R21另一端接地，所述第十五电容C15另一端与XIN引脚电连接；

其中，所述第一GND引脚、第二GND引脚、第三GND引脚、第四GND引脚、第五GND引脚、第六GND引脚均接地，所述IN_SEL0引脚与PB0引脚电连接，所述IN_SEL1引脚与PB1引脚电连接。

本发明的目的在于提供一种标频切换电路。本发明的标频切换电路结构简单，使用方便，通过信号幅值检测电路、单片机和时钟缓冲器的配合设置，实现了在外部高性能标频、恒温晶振及普通晶振标频之间按优先级顺序可自主选择的功能；既可以保证了高性能的要求，又满足了某些普通应用场合实现低成本的要求。

优选的，所述第一对数放大器U2和第二对数放大器U3均为型号AD8310ARMZ的对数放大器。

优选的，所述时钟缓冲器U4为型号CDCLVC1310的时钟缓冲器。

优选的，所述单片机U1为型号STM32F103R的单片机。

优选的，所述第一时钟信号为恒温晶振，所述第二时钟信号为铷钟。

本发明与现有技术相比，具有以下优点及有益效果：

本发明的标频切换电路结构简单，使用方便，通过信号幅值检测电路、单片机和时钟缓冲器的配合设置，实现了在外部高性能标频、恒温晶振及普通晶振标频之间按优先级顺序可自主选择的功能；既可以保证了高性能的要求，又满足了某些普通应用场合实现低成本的要求。

1.采用CDCLVC1310芯片可连接三种标频，应用范围广；

2.可根据实际需求自动在三种标频中进行切换，兼顾高性能和低成本的要求。

附图说明

图1为本发明的电路示意框图；

图2为本发明所述信号幅值检测电路(部分)的电路原理图；

图3为本发明所述信号幅值检测电路(另一部分)的电路原理图；

图4为本发明所述恒温晶振输入电路、外部高性能标频输入电路和时间缓冲器的电路原理图；

图5为本发明所述晶振输入电路的电路原理图；

图6为本发明所述单片机的结构示意图；

图7为本发明所述时间缓冲器的结构示意图。

具体实施方式

为了使本领域的技术人员更好地理解本发明的技术方案，下面结合具体实施例对本发明的优选实施方案进行描述，但是应当理解，附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。

本发明中所述时间缓冲器、单片机、晶振、恒温晶振和铷钟等技术特征(本发明的组成单元/元件)，如无特殊说明，均从常规商业途径获得，或以常规方法制得，其具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本发明的创新点所在，对于本领域技术人员来说，是可以理解的，本发明专利不做进一步具体展开详述。

实施例1：

如图1至7所示，本发明提供了一种标频切换电路，包括：

信号幅值检测电路，包括第一对数放大器U2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第二对数放大器U3、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8；

所述第一对数放大器U2包括第一INLO引脚、第一COMM引脚、第一OFLT引脚、第一VOUT引脚、第一INHI引脚、第一ENBL引脚、第一BFIN引脚、第一VPOS引脚，所述第二对数放大器U3包括第二INLO引脚、第二COMM引脚、第二OFLT引脚、第二VOUT引脚、第二INHI引脚、第二ENBL引脚、第二BFIN引脚和第二VPOS引脚；

单片机U1，包括PA0引脚、PA1引脚、PB0引脚和PB1引脚；

所述第一INLO引脚与第一电容C1一端电连接，第一电容C1另一端分别与第一电阻R1一端和第三电阻R3一端电连接，所述第一电阻R1另一端接地，所述第一INHI引脚与第二电容C2一端电连接，第二电容C2另一端分别与第二电阻R2一端和第三电阻R3另一端电连接，所述第二电阻R2另一端接第一时钟输入信号，所述第一COMM引脚接地，所述第一OFLT引脚接第三电容C3一端，第三电容C3另一端接电源电压，所述第一VOUT引脚分别接PA0引脚和第五电容C5一端，第五电容C5另一端接地，所述第一ENBL引脚分别与第四电阻R4一端和第六电容C6一端电连接，第四电阻R4另一端接电源电压，第六电容C6另一端接地，所述第一BFIN引脚与第四电容C4一端电连接，第四电容C4另一端接地，所述第一VPOS引脚与第六电容C6一端电连接；

所述第二INLO引脚与第七电容C7一端电连接，第七电容C7另一端分别与第五电阻R5一端和第七电阻R7一端电连接，所述第五电阻R5另一端接地，所述第二INHI引脚与第八电容C8一端电连接，第八电容C8另一端分别与第六电阻R6一端和第七电阻R7另一端电连接，所述第六电阻R6另一端接第二时钟输入信号，所述第二COMM引脚接地，所述第一OFLT引脚接第九电容C9一端，第九电容C9另一端接电源电压，所述第二VOUT引脚分别接PA1引脚和第十一电容C11一端，第十一电容C11另一端接地，所述第二ENBL引脚分别与第七电阻R7一端和第十二电容C12一端电连接，第七电阻R7另一端接电源电压，第十二电容C12另一端接地，所述第二BFIN引脚与第十电容C10一端电连接，第十电容C10另一端接地，所述第二VPOS引脚与第十二电容C12一端电连接；

时钟缓冲器U4，包括第一GND引脚、OE引脚、IN_SEL0引脚、IN_SEL1引脚、SEC_INP引脚、SEC_INN引脚、第二GND引脚、第三GND引脚、第四GND引脚、VDD引脚、XIN引脚、XOUT引脚、PRI_INP引脚、PRI_INN引脚、第五GND引脚和第六GND引脚；

外部高性能标频输入电路，包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13和第十三电容C13；

所述第九电阻R9一端与第一时钟信号电连接，另一端分别与第十电阻R10一端、第十一电阻R11一端和PRI_INP引脚电连接，所述第十电阻R10另一端接电源电压，所述第十一电阻R11另一端接地；所述第十三电容C13一端接地，另一端分别与第十二电阻R12一端、第十三电阻R13一端和PRI_INN引脚电连接，所述第十二电阻R12另一端接电源电压，所述第十三电阻R13另一端接地；

恒温晶振输入电路，包括第十四电阻R14、第十五R15电阻、第十六电阻R16、第十七电阻R17、第十八电阻R18和第十四电容C14；

所述第十四电阻R14一端与第二时钟信号电连接，另一端分别与第十五电阻R15一端、第十六电阻R16一端和SEC_INP引脚电连接，所述第十五电阻R15另一端接电源电压，所述第十六电阻R16另一端接地；所述第十四电容C14一端接地，另一端分别与第十七电阻R17一端、第十八电阻R18一端和SEC_INN引脚电连接，所述第十七电阻R17另一端接电源电压，所述第十八电阻R18另一端接地；

晶振输入电路，包括第十五电容C15、第十六电容C16、第十七电容C17、晶振Y1、第十七电阻R17、第十八电阻R18和第十九电阻R19；所述晶振Y1包括VDD引脚、VSS引脚和OUT引脚；

所述VDD引脚分别与第十六电容一端、第十七电容一端和电源电压电连接，所述第十六电容另一端和第十七电容另一端均接地，所述VSS引脚接地，所述OUT引脚与第二十电阻R20一端电连接，第二十电阻R20另一端分别与第十九电阻R19、第二十一电阻R21和第十五电容C15一端电连接，所述第十九电阻R19另一端接电源电压，所述第二十一电阻R21另一端接地，所述第十五电容C15另一端与XIN引脚电连接；

其中，所述第一GND引脚、第二GND引脚、第三GND引脚、第四GND引脚、第五GND引脚、第六GND引脚均接地，所述IN_SEL0引脚与PB0引脚电连接，所述IN_SEL1引脚与PB1引脚电连接。

进一步地，在另一个实施例中，所述第一对数放大器U2和第二对数放大器U3均为型号AD8310ARMZ的对数放大器。

进一步地，在另一个实施例中，所述时钟缓冲器U4为型号CDCLVC1310的时钟缓冲器。

进一步地，在另一个实施例中，所述单片机U1为型号STM32F103R的单片机。

进一步地，在另一个实施例中，所述第一时钟信号为恒温晶振，所述第二时钟信号为铷钟。

实施例2：

如图1至7所示，本发明提供了一种标频切换电路，包括：

信号幅值检测电路，包括第一对数放大器U2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第二对数放大器U3、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8；

所述第一对数放大器U2包括第一INLO引脚、第一COMM引脚、第一OFLT引脚、第一VOUT引脚、第一INHI引脚、第一ENBL引脚、第一BFIN引脚、第一VPOS引脚，所述第二对数放大器U3包括第二INLO引脚、第二COMM引脚、第二OFLT引脚、第二VOUT引脚、第二INHI引脚、第二ENBL引脚、第二BFIN引脚和第二VPOS引脚；

单片机U1，包括PA0引脚、PA1引脚、PB0引脚和PB1引脚；

所述第一INLO引脚与第一电容C1一端电连接，第一电容C1另一端分别与第一电阻R1一端和第三电阻R3一端电连接，所述第一电阻R1另一端接地，所述第一INHI引脚与第二电容C2一端电连接，第二电容C2另一端分别与第二电阻R2一端和第三电阻R3另一端电连接，所述第二电阻R2另一端接第一时钟输入信号，所述第一COMM引脚接地，所述第一OFLT引脚接第三电容C3一端，第三电容C3另一端接电源电压，所述第一VOUT引脚分别接PA0引脚和第五电容C5一端，第五电容C5另一端接地，所述第一ENBL引脚分别与第四电阻R4一端和第六电容C6一端电连接，第四电阻R4另一端接电源电压，第六电容C6另一端接地，所述第一BFIN引脚与第四电容C4一端电连接，第四电容C4另一端接地，所述第一VPOS引脚与第六电容C6一端电连接；

所述第二INLO引脚与第七电容C7一端电连接，第七电容C7另一端分别与第五电阻R5一端和第七电阻R7一端电连接，所述第五电阻R5另一端接地，所述第二INHI引脚与第八电容C8一端电连接，第八电容C8另一端分别与第六电阻R6一端和第七电阻R7另一端电连接，所述第六电阻R6另一端接第二时钟输入信号，所述第二COMM引脚接地，所述第一OFLT引脚接第九电容C9一端，第九电容C9另一端接电源电压，所述第二VOUT引脚分别接PA1引脚和第十一电容C11一端，第十一电容C11另一端接地，所述第二ENBL引脚分别与第七电阻R7一端和第十二电容C12一端电连接，第七电阻R7另一端接电源电压，第十二电容C12另一端接地，所述第二BFIN引脚与第十电容C10一端电连接，第十电容C10另一端接地，所述第二VPOS引脚与第十二电容C12一端电连接；

时钟缓冲器U4，包括第一GND引脚、OE引脚、IN_SEL0引脚、IN_SEL1引脚、SEC_INP引脚、SEC_INN引脚、第二GND引脚、第三GND引脚、第四GND引脚、VDD引脚、XIN引脚、XOUT引脚、PRI_INP引脚、PRI_INN引脚、第五GND引脚和第六GND引脚；

外部高性能标频输入电路，包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13和第十三电容C13；

所述第九电阻R9一端与第一时钟信号电连接，另一端分别与第十电阻R10一端、第十一电阻R11一端和PRI_INP引脚电连接，所述第十电阻R10另一端接电源电压，所述第十一电阻R11另一端接地；所述第十三电容C13一端接地，另一端分别与第十二电阻R12一端、第十三电阻R13一端和PRI_INN引脚电连接，所述第十二电阻R12另一端接电源电压，所述第十三电阻R13另一端接地；

恒温晶振输入电路，包括第十四电阻R14、第十五R15电阻、第十六电阻R16、第十七电阻R17、第十八电阻R18和第十四电容C14；

所述第十四电阻R14一端与第二时钟信号电连接，另一端分别与第十五电阻R15一端、第十六电阻R16一端和SEC_INP引脚电连接，所述第十五电阻R15另一端接电源电压，所述第十六电阻R16另一端接地；所述第十四电容C14一端接地，另一端分别与第十七电阻R17一端、第十八电阻R18一端和SEC_INN引脚电连接，所述第十七电阻R17另一端接电源电压，所述第十八电阻R18另一端接地；

晶振输入电路，包括第十五电容C15、第十六电容C16、第十七电容C17、晶振Y1、第十七电阻R17、第十八电阻R18和第十九电阻R19；所述晶振Y1包括VDD引脚、VSS引脚和OUT引脚；

所述VDD引脚分别与第十六电容一端、第十七电容一端和电源电压电连接，所述第十六电容另一端和第十七电容另一端均接地，所述VSS引脚接地，所述OUT引脚与第二十电阻R20一端电连接，第二十电阻R20另一端分别与第十九电阻R19、第二十一电阻R21和第十五电容C15一端电连接，所述第十九电阻R19另一端接电源电压，所述第二十一电阻R21另一端接地，所述第十五电容C15另一端与XIN引脚电连接；

其中，所述第一GND引脚、第二GND引脚、第三GND引脚、第四GND引脚、第五GND引脚、第六GND引脚均接地，所述IN_SEL0引脚与PB0引脚电连接，所述IN_SEL1引脚与PB1引脚电连接。

进一步地，在另一个实施例中，所述第一对数放大器U2和第二对数放大器U3均为型号AD8310ARMZ的对数放大器。

进一步地，在另一个实施例中，所述时钟缓冲器U4为型号CDCLVC1310的时钟缓冲器。

进一步地，在另一个实施例中，所述单片机U1为型号STM32F103R的单片机。

进一步地，在另一个实施例中，所述第一时钟信号为恒温晶振，所述第二时钟信号为铷钟。

本发明一个实施例的工作原理如下：

一种标频切换电路，将外部高性能标频CLOCK1接入U2，检测其幅值，并将幅值信号A1接入单片机U1进行AD采样，单片机根据采样幅值来判断CLOCK 1是否满足充当标频条件，如果满足，则通过C1、C2控制时钟缓冲器U4选该路标频输出给系统当作标频。

将恒温晶振输出EXT_CLOCK2接入U3，检测其幅值，并将幅值信号A2接入单片机U1进行AD采样，单片机根据采样幅值来判断CLOCK2是否满足充当标频条件，如果满足，在CLOCK1不满足标频的情况下则通过C1、C2控制时钟缓冲器U4选恒温晶振输出给系统当作标频。

在CLOCK1、CLOCK2都不能满足作为标频的幅值时，单片机U4通过C1、C2控制时钟缓冲器U4选内部晶振输出给系统当作标频。

CLOCK1、CLOCK2、内部晶振连接到时钟缓冲器U4，作为三个高频输入信号，可以通过单片机U1控制C1、C2来使得时钟缓冲器U4选其一路作为系统标频。

依据本发明的描述及附图，本领域技术人员很容易制造或使用本发明的标频切换电路，并且能够产生本发明所记载的积极效果。

如无特殊说明，本发明中，若有术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此本发明中描述方位或位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以结合附图，并根据具体情况理解上述术语的具体含义。

除非另有明确的规定和限定，本发明中，若有术语“设置”、“相连”及“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。