带宽控制设备、多线程控制器系统及访存带宽控制方法

摘要

本申请提供一种带宽控制设备、多线程控制器系统及访存带宽控制方法，带宽控制设备分别与LLC以及处理器核连接，处理器核支持多线程，处理器核与多级cache相通信；带宽控制设备用于获取LLC向下级存储单元发送的第一访存指令；带宽控制设备用于确定第一线程标识对应的第一处理优先级，并确定第一线程在预设时钟周期后发送访存指令的限制率；带宽控制设备用于向第一处理器核发送限制率，指示处理器核根据限制率，限制第一线程在预设时钟周期发送访存指令的数量。在处理器核的环节就实现了对低优先级的线程的访存带宽的限制，使得高优先级的线程生成访存指令在cache中可使用的缓存资源更多，兼顾对低优先级线程的带宽资源限制以及高优先级线程的顺畅运行。