一种基于FPGA的跨步访问数据流检测电路及方法

摘要

本发明涉及一种基于FPGA的跨步访问数据流检测电路及方法。第一数据寄存器输入端、减法器第一输入端相连接作为整个电路的数据输入端，第一数据寄存器输出端与减法器第二输入端相连接，减法器的输出端与数据差值寄存器的输入端连接，数据差值寄存器的输出端与数据存储器的第一输入端连接，数据存储器的第二输入端与计数器的输入端、计数器的输出端连接，数据存储器的的输出端与比较器的输入端连接，比较器的输出端与与门的第一输入端、信号计数器的输入端连接，信号计数器的输出端与第二数据寄存器的输入端连接，第二数据寄存器的输出端与与门的第二输入端连接，与门的输出端作为整个电路的信号输出端。本发明能判断输入数据流是否为跨步访存数据。