基于FPGA的相位噪声数据流处理装置及方法

摘要

本发明公开了一种基于FPGA的相位噪声数据流处理装置及方法，该装置包括数据处理模块、时钟管理模块、控制模块、数据流控制模块和FFT模块；数据处理模块包括多级抽取滤波单元，对输入相位噪声信号抽取滤波产生多级不同采样率的相位噪声数据流；时钟管理模块用于产生各级抽取滤波单元所需的时钟信号；控制模块用于产生控制各级抽取滤波单元的复位信号；数据流控制模块用于调整每一级相位噪声数据流输入FFT模块的数据长度和时钟频率；FFT模块用于计算各级相位噪声数据流的频域信息。本发明在FPGA内部实现了抽取滤波和数据处理的设计，提高了相位噪声数据的处理速度，减少了数据传输过程中的延迟与发生传输错误的可能性，同时还减低了系统复杂度。