基于FPGA的DDR3视频缓存控制方法

摘要

本发明提供一种基于FPGA的DDR3多路视频缓存控制方法，属于显示领域。所述视频缓存控制方法包括：S1.获取多路输入视频，所述多路输入视频中的每一路输入视频的内存值按照该路视频的视频帧数来分配；S2.根据多路输入视频数据，产生对应的请求信号组；S3.按照优先级仲裁逻辑对所述请求信号组进行处理，按照所述内存值对应读取或者存储所述请求信号组对应的多路视频数据的其中一路或多路视频数据。本发明方法可以实现易设计成可选择帧缓存方式，每路输入视频的缓存相互独立，输入视频的分辨率可以相同也可以不同，方便用户解决不同应用需求下的问题。