一种基于阶梯阻抗传输线的键合线阻抗匹配方法

摘要

本发明涉及一种基于阶梯阻抗传输线的键合线阻抗匹配方法，所述方法包括下列步骤：1)根据芯片的实际情况，通过仿真建立键合线模型，确定键合线模型的相关参数；2)在键合线模型中，预留用于连接阶梯阻抗传输线的阻抗匹配区域，根据芯片封装时规定的系统互连预算、阻抗匹配区域内阶梯阻抗传输线的尺寸约束和键合线模型的相关参数，构建关于键合线阻抗匹配的数值优化问题；3)通过数值优化算法对数值优化问题进行求解，确定阶梯阻抗传输线的尺寸，实现键合线阻抗匹配。与现有技术相比，本发明具有超宽带、鲁棒性高以及损耗低等优点。