首页> 中国专利> 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起

用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起

摘要

描述了用于自适应地修改管控PCIe接口进入到低功率状态中的等待时间的系统、方法和装置。一种由PCIe接口的控制器执行的方法,包括:确定数据突发正在PCIe链路上被传送,将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知,当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态,以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。

著录项

  • 公开/公告号CN108713197A

    专利类型发明专利

  • 公开/公告日2018-10-26

    原文格式PDF

  • 申请/专利权人 高通股份有限公司;

    申请/专利号CN201780016242.1

  • 申请日2017-02-16

  • 分类号G06F13/42(20060101);G06F1/32(20060101);

  • 代理机构31100 上海专利商标事务所有限公司;

  • 代理人陈炜

  • 地址 美国加利福尼亚州

  • 入库时间 2023-06-19 07:00:22

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2018-11-20

    实质审查的生效 IPC(主分类):G06F13/42 申请日:20170216

    实质审查的生效

  • 2018-10-26

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号