时间信号赋值电路、减法计数器以及倒计时装置

摘要

本发明属于电子表芯片领域，公开了一种时间信号赋值电路、减法计数器以及倒计时装置，时间信号赋值电路通过第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器的逻辑组合实现了具有赋值功能的逻辑电路；同时还根据60进制减法器输出波形将七个上述时间信号赋值电路的依次连接，并配合外围电路实现了具有赋值功能60进制的减法计数器；本发明的减法计数器在实现赋值功能的同时，仅由简单的逻辑门构成，无需复杂的比较器、存储器或者微处理器，故简化了电路结构，降低了硬件和软件成本。