一种基于时钟区域支持分段式可编程时钟网络结构

摘要

本发明公开了一种基于时钟区域支持分段式可编程时钟网络结构，该时钟网络结构包括布线时钟和分配时钟，布线时钟通过可编程特性保证时钟源到不同时钟区域内根时钟节点的路径延时相同，从而提供skew几乎为零的高性能时钟信号。在垂直方向和水平方向分别有n条布线时钟和n条分配时钟穿越每个时钟区域，n的值可调整。布线时钟连接时钟输入端口，将时钟信号送至时钟区域中的时钟根节点，然后通过分配时钟将时钟信号送至时钟区域各处。时钟区域内部采用鱼骨型时钟网络结构，每一个叶节点时钟通过分配时钟使能驱动。本发明适用于大规模高性能FPGA，可以提供低偏移高性能的时钟信号，满足大规模FPGA芯片对高性能时钟的需求。