一种支持动态可重构的一体化数字信号处理系统

摘要

本发明公开了一种支持动态可重构的一体化数字信号处理系统，该系统中，上位机将FPGA的可编程硬件资源描述成若干个容量一定的可重构子区域，当重构任务到来时，上位机结合重构任务对应的任务数据集合和当前可重构子区域的使用情况，计算出重构方案并将重构方案转换成重构指令，FPGA根据重构指令调用相应的可重构子区域以及每个可重构子区域对应的比特流文件，使每个可重构子区域内的可编程硬件资源根据相应的比特流文件构建出相应的子硬件电路，并将每个可重构子区域内构建的子硬件电路组织成完整的硬件电路，从而完成重构任务。因此，本发明不仅硬件资源具有更好可塑性，还由于对硬件资源的调度，以时间资源换取空间资源，降低了硬件的成本。