数字化多道脉冲幅度分析器配置成形时间的系统设计方法

摘要

本发明涉及一种用于数字化多道脉冲幅度分析器实时动态配置成形时间的硬件系统的设计方法。该方法首先设计梯形滤波器的数学模型；根据数学模型，在matlab软件中，运用simulink模块库搭建梯形滤波器，并对搭建好的simulink梯形滤波器模型进行仿真检验；然后利用simulink模块库里的Signal Compiler模块，将搭建好的simulink梯形滤波器模型转换成超高速集成电路大规模硬件描述语言VHDL；在QuartusII软件中，将所得到的VHDL硬件代码打包成一个电路模块，将命令控制器的输出信号与VHDL硬件代码产生的电路模块中的可变参数端口相连接。本发明设计的硬件系统结构简单，可以实时动态配置成形时间，并且可以将该方法推广到其他需要配置硬件电路参数的应用领域上。