执行地址映射表的纠错的存储器系统及其控制方法

摘要

提供一种执行地址映射表的纠错的存储器系统及其控制方法。该存储器系统包括非易失性存储器装置、被配置为存储用于访问非易失性存储器装置的地址映射表的动态随机存取存储器(DRAM)、以及控制器，控制器被配置为：将以地址映射数据为单元划分的地址映射表存储在DRAM中，每个单元具有DRAM的接口的大小；从存储的地址映射表读取与从主机接收的逻辑地址对应的目标地址映射数据，所述目标地址映射数据包括目标奇偶校验位和非易失性存储器装置的物理地址；以及使用目标奇偶校验位对读取的目标地址映射数据执行纠错。