用于磁盘驱动器的伪挠性件及测试用于磁盘驱动器的电子电路的方法

摘要

一测试试片(52A)包括伪元件电路(105)，该伪元件电路由主电路部分(100)和调节部分(101)构成。主电路部分(100)包括第一图案导体(81)和第二图案导体(96,97)。第一图案导体(81)和第二图案导体(96,97)相互重叠，并有一介电层(71)插入其间。第一图案导体(81)电气连接到第二图案导体(96,97)。主电路部分表示等效电路的R元件和L元件，且其是决定信号波形的主要电路元件。调节部分(101)包括线性导体(82,83)。调节部分(100)的R元件和L元件抑制了电压波形的峰值。

说明书

技术领域

本发明涉及一种用于磁盘驱动器的伪挠性件，该伪挠性件包括一个测试试片，其用于对所述磁盘驱动器的电子电路进行测试和评估等，以及一种为所述磁盘驱动器测试所述电子电路的方法。

背景技术

硬盘驱动器(HDD)用于诸如个人计算机的信息处理设备。硬盘驱动器包括可绕主轴旋转的磁盘，可绕枢轴转动的滑架等。滑架的臂上设有磁盘驱动器悬架(以下简称为悬架)。

悬架包括诸如负载梁，和设置成与负载梁重叠的挠性件等元件。包括滑动件的磁头安装在形成于挠性件的远端附近的万向节部上。磁头设置有用于访问数据，即用于读取或写入数据的元件。负载梁和挠性件等构成头部万向节组件。

根据要求的规格，各种类型的挠性件已被实际使用。例如，如专利文献1(US 8325446B)或专利文献2(US 8295013B)中公开的具有导体的挠性件是已知的。具有导体的挠性件包括由薄不锈钢板制成的一金属底座、形成于金属基底上的一绝缘层、形成于绝缘层上的多个导体等。绝缘层由电绝缘材料制成，例如聚酰亚胺。部分导体用于写入。写入导体的一端连接到布置在磁头中的元件(例如，电磁线圈)。写入导体的另一端则通过诸如柔性印刷电路(FPC)的电路板连接到前置放大器的信号输出电路。

为了将包含新开发的悬架的磁盘驱动器商业化且将其投入市场，全面检查包括磁头的电子电路的电气特性是重要的。因此，之前在将磁头(包括写入元件的滑动件)安装在挠性件上，并且挠性件布置在负载梁上的情况下使用测试设备进行测试。例如，通过使该测试设备的探头与导电到磁头的元件的焊盘接触，来建立元件和测试设备之间的电导。在该状态下，将用于测试的脉冲信号输入到电子电路中。此外，根据从焊盘输出的电压波形，检查包括挠性件的导电电路部分的电子电路的特性。

正在尝试将安装在悬架上的磁头(滑动件)小型化。此外，随着磁头的元件数量的增加，焊盘的数量也已经相应增加。因此，相邻焊盘之间的间隔(即焊盘间距)倾向于较小。例如，在具有四个焊盘的常规磁头中，磁头的宽度约为1mm，焊盘间距约为0.2mm。在目前可用的具有八个焊盘的磁头中，该磁头的宽度减小到大约0.7mm，而焊盘间距减小到大约0.08mm。现在已经开发了具有更多数量的焊盘(例如，十四个焊盘)的磁头。因此，将测试设备的探头(即进行探测)与布置在狭窄范围内的焊盘精确接触变得越来越困难。

由于该磁头很小，为了将磁头安装在挠性件上，需要用到专用的安装设备。当使用这种安装设备时，需要预先将挠性件安装在负载梁上。也就是说，悬架在安装有磁头的挠性件和负载梁构成的状态下进行测量。因此，磁头在测量时容易摆动，难以稳定地进行探测。此外，当探头被紧紧压靠在焊盘上时，万向节部分可能变形，并且电气特性可能发生变化。此外，还存在一个问题，即为了通过使用磁头来测试电子电路，只有当磁头和悬架都完成时才能进行测试。

另一种可采用的方法是通过使用伪探头装置来评估电气特性，而无需将磁头安装在挠性件上。伪探头装置包括一芯片电阻，其连接到市售探头的远端部，和设置在芯片电阻器上的探针。芯片电阻的电阻接近实际磁头的电阻。然而，在这种伪探头装置中很难调节电阻(R元件)，并且也很难获得一个理想的电感值。此外，在这种类型的手工伪探头装置中，电气特性的变化相对较大，并且有时难以评估测试结果。此外，伪探头装置具有问题，例如探针缺乏灵活性，使得探测变得困难。

为了测试通用电子电路，如专利文献3(WO 2014/162952)中公开的用于测试的伪电路和专利文献4(JP 2000-223840A)中公开的测试试片是公知的。然而，就该行业的现状而言，目前没有专门针对伪挠性件的产品，其中伪挠性件包括可以模拟特殊电子电路的测试试片，其中该测试试片包括安装在磁盘驱动器悬架上的磁头元件，因此需要开发这样一款伪挠性件。

发明内容

因此，本发明的一个目标是提供一种用于磁盘驱动器的伪挠性件，该伪挠性件包括一测试试片，其中所述测试试片的电气特性与磁头元件的电气特性相对应。

一个实施例，涉及一种用于磁盘驱动器的伪挠性件，其包括挠性件主体部分，所述挠性件主体包括导电电路部分，以及导电至所述导电电路部分的测试试片，其中所述测试试片包括：一衬底，其由第一金属，如不锈钢制成；一介电层，其由电绝缘树脂制成并具有一第一表面和一第二表面，其中所述第一表面与衬底重叠；一金属层，其由第二金属，例如铜制成，该第二金属的电阻不同于第一金属的电阻，并被布置在所述介电层的第二表面上；一对输入侧端子部分，其被电气连接到所述导电电路部的写入导体上；一对用于探测的焊盘，其被设置在探测位置处；以及一伪元件电路，其形成于所述输入侧端子部分和用于探测的所述焊盘之间。所述伪元件电路包括具有双层导体结构的主电路部分和具有单层导体结构的调节部分。所述主电路部分包括一第一图案导体，其由诸如不锈钢的所述第一金属形成，及一对第二图案导体，其由诸如铜的所述第二金属制成，第二图案导体与所述第一图案导体重叠，其中介电层插入其间，并连接到所述第一图案导体。相比之下，所述调节部分包括沿着介电层布置的一对线性导体，并且所述线性导体分别电连接到第二图案导体。虽然第一金属的例子是不锈钢，但是除了不锈钢，第一金属也可以是其它物质。此外，虽然第二金属的例子是铜，但是除了铜，第二金属也可以是其它物质。

该实施例包括所述伪挠性件，伪挠性件包括所述测试试片，该测试试片的电气特性与安装在磁盘驱动器的磁头上的元件的电气特性对应。因此，即使没有安装实际的磁头，通过使用基本上平坦的伪挠性件，在与适用于包含所述磁头的挠性件的同样的条件下，也可以对磁盘驱动器的电子电路进行特性测试和评估等。

在一个实施例中，所述线性导体由所述第一金属制成，且所述线性导体被布置在所述介电层的所述第一表面上。在该实施例中，所述衬底可以包括围绕所述第一图案导体形成的一第一开口和围绕所述线性导体形成的一第二开口。此外，所述伪挠性件可以包括连接导体，其在厚度方向上穿透所述介电层，并且所述第二图案导体和所述线性导体可以经由所述连接导体彼此电气连接。

在一个实施例中，所述测试试片的衬底，所述第一图案导体和所述线性导体由不锈钢制成，其具有彼此共有的化学成分。此外，所述挠性体主体部分可以包括由第一金属制成的金属底座，由电绝缘树脂制成并形成在金属底座上的绝缘层，形成于所述绝缘层上的导电电路部分，及由电绝缘树脂制成并覆盖所述导电电路部分的覆盖层。一个用于定位的孔，可以形成于所述测试试片的所述衬底内。

此外，所述线性导体可以由所述第二金属制成，并且所述线性导体可以被布置在所述介电层的所述第二表面上。所述衬底可以包括沿所述线性导体形成的开口。

在一个实施例中，在所述输入侧端子部分和所述用于探测的焊盘之间，所述主电路部分被布置成靠近所述用于探测的焊盘，并且所述调节部分被布置成靠近所述输入侧端子部分。所述伪挠性件可以包括一滤波电路，其位于所述主电路部分和用于探测的每个焊盘之间。在另一个实施例中，在所述输入侧端子部分和所述用于探测的焊盘之间，所述主电路部分被布置成靠近所述输入侧端子部分，并且所述调节部分被布置成靠近所述用于探测的焊盘。

在接下来的说明书中将提出本发明的其它目的和优点，并且部分这些其它目的和优点将在文中变得显而易见，或者可以通过本发明的实践来了解。借助于下文中特别指出的手段和组合，可以实现和达到本发明的目的和优点。

附图说明

包含于说明书中并构成说明书的一部分的附图示出了本发明的实施例，它与上面给出的总体描述和下面给出的实施例的详细描述一起用来揭示本发明的原理。

图1是一透视图，其示出了磁盘驱动器的一个示例。

图2是图1所示的磁盘驱动器的局部的横截面视图。

图3是一主视图，其示出了磁盘驱动器悬架和部分电路板的一个示例。

图4是一主视图，其根据第一实施例示出了伪挠性件的一个示例。

图5是图4所示的伪挠性件的测试试片的透视图。

图6是图5所示的测试试片的主视图。

图7是图5所示的测试试片的衬底的主视图。

图8是沿着图4的线F8-F8截取的挠性件的主体部分的横截面视图。

图9是沿着图5的线F9-F9截取的所述测试试片的横截面视图。

图10是沿着图5的线F10-F10截取的所述测试试片的横截面视图。

图11是一示意图，其示出了图5所示的测试试片的等效电路。

图12一图形，其示出了图11所示的等效电路的写入信号的电压波形。

图13是一表格，其示出了图11所示的等效电路的主电路部分的L值和R值是如何影响电压波形的。

图14是一表格，其示出了图11所示的等效电路的调节部分的L值和R值是如何影响电压波形的。

图15是一主视图，其根据第二实施例示出了伪挠性件的测试试片。

图16是图15所示的测试试片的衬底的主视图。

图17是一主视图，其根据第三实施例示出了伪挠性件的测试试片。

图18是图17所示的测试试片的衬底的主视图。

图19是一主视图，其根据第四实施例示出了伪挠性件的测试试片。

图20是图19所示的测试试片的衬底的主视图。

图21是一图形，其示出了图19所示的测试试片的写入信号的电压波形。

图22是一主视图，其根据第五实施例示出了伪挠性件的一个示例。

图23是图22所示的伪挠性件的测试试片的主视图。

图24是图23所示的测试试片的衬底的主视图。

图25是一主视图，其根据第六实施例示出了伪挠性件的测试试片。

图26是图25所示的测试试片的衬底的主视图。

具体实施方式

图1所示的硬盘驱动器(HDD)10，包括壳体11，可绕主轴12旋转的盘片13，可绕枢轴14转动的滑架15，以及用于转动滑架15的定位马达16。所述壳体11由盖子(未示出)密封。

图2是磁盘驱动器10的一部分的横截面视图。所述滑架15设有臂17。在每个臂17的远端部分安装有磁盘驱动器悬架(以下简称为悬架)20。在所述悬架20的远端设有作为磁头的滑动件21。当各个盘片13高速旋转时，在所述盘片13和所述滑动件21之间就会形成空气轴承。

如果所述定位马达16使所述滑架15转动，则所述悬架20相对于盘片13径向运动，从而所述滑动件21运动到盘片13一个所期望的的轨道上。所述滑动件21设置有用于在所述盘片13上记录数据的写入元件(例如，电磁线圈)，及用于在所述盘片13上读取数据的读取元件等。所述读取元件的示例是磁阻(MR)元件。所述MR元件将记录在所述盘片13上的磁信号转换为电阻变化。

图3示出了所述悬架20的一个示例。所述悬架20包括基板25，负载梁26，铰接部27和具有导体的挠性件30。在本说明书中，所述具有导体的挠性件30可以简单地称为挠性件30。所述基板25的凸台部分25a固定到所述滑架15的臂17(图1和图2)上。舌31形成于所述挠性件30的远端附近。所述滑动件21安装在所述舌31上。

如图3所示，所述挠性件30包括固定到所述负载梁26的近侧部30a，和从所述近侧部30a向所述基板25的背面(即，在图3中由箭头R所示的方向)延伸的尾侧部30b。在所述尾侧部30b中设置有尾端组35x。所述尾端组35x的一个示例包括接地尾端子35a，传感器尾端子35b和35c，读取尾端子35d和35e，加热器尾端子35f和写入尾端子35g和35h。所述尾端子35a至35h分别连接到电路板40的导体40a至40h上。所述电路板40的一个示例是柔性印刷电路板(FPC)。

在所述电路板40上安装有构成信号处理电路的一部分的前置放大器41(图1)。所述前置放大器41的读取电路经由读取导体40d和40e连接到尾端子35d和35e上。所述前置放大器41的写入电路经由写入导体40g和40h连接到尾端子35g和35h上。

从所述前置放大器41输出的写入电流经由所述写入尾端子35g和35h被提供给所述滑动件21的写入元件(电磁线圈)。由所述滑动件21的读取元件(MR元件)检测到的电阻变化经由读取尾端子35d和35e以及经由所述电路板40的导体40d和40e输入到所述前置放大器41中。

参照图4至图14，将描述包括根据第一实施例的测试试片的伪挠性件50。

图4示出了用于磁盘驱动器的电子电路的测试和评估等的伪挠性件50。所述伪挠性件50包括挠性件主体部分51和测试试片52A。

所述挠性件主体部分51包括的近侧部51a和尾侧部51b，其具有与图3所示的所述悬架20的挠性件30基本相同的结构。例如，如图4所示，一尾端子组55x形成于所述尾侧部51b中。所述尾端子组55x的一个示例包括接地尾端子55a，传感器尾端子55b和55c，读取尾端子55d和55e，加热器尾端子55f和写入尾端子55g和55h。

图8是沿着图4的线F8-F8截取的挠性件主体部分51的横截面视图。在图8中，箭头Y表示所述挠性主体部分51的宽度方向，箭头Z表示所述挠性主体部分51的厚度方向。所述挠性主体部分51包括金属基部60，形成于所述金属基部60上的绝缘层61，形成于所述绝缘层61上的导电电路部62，和覆盖所述导电电路部62的覆盖层63。所述金属基部60由诸如奥氏体不锈钢板制成。所述绝缘层61和覆盖层63中的每一个由诸如聚酰亚胺的电绝缘树脂制成。

图8所示的导电电路部62的一个示例包括构成交错电路的接地导体62a，传感器导体62b和62c，读取导体62d和62e，加热器导体62f，写入导体62g和62h以及分支导体62g'和62h'。所述金属基部60的厚度例如为20μm(12～25μm)。开口65和66形成于所述金属基部60中。

图5是第一实施例的测试试片52A的透视图。图6是所述测试试片52A的主视图。所述测试试片52A包括图7中所示的衬底70等，形成于所述衬底70上的介电层71，形成于所述介电层71上的金属层72，和覆盖所述金属层72的覆盖层73(示意性地用图9和图10中的双点划线表示)。所述衬底70由第一金属(例如，不锈钢)制成。所述金属层72由与第一金属的电阻不同的第二金属(例如铜)制成。请注意，在图5和图6中，为了更好地理解所述测试试片52A的结构，省略了所述覆盖层73。此外在接下来将要描述的图15,17,19,23和25中，所述覆盖层73从图示中省略。

在所述衬底70的一部分处，形成了一个必要时定位销可以插入的孔75(图4)。此外，显示部76形成于所述衬底70上。所述显示部76由多个长孔成形线形成，其符合所述负载梁26的轮廓(图3)。如图9所示，所述衬底70与所述介电层71的一侧(第一表面)71a重叠。

所述衬底70由所述第一金属(例如，奥氏体不锈钢如SUS304)制成，该第一金属同制成所述挠性件主体部分51的金属基部60相同。SUS304的化学成分(重量％)为C：0.08或以下，Si：1.00或以下，Mn：2.00或以下，Ni：8.00～10.50，Cr：18.00-20.00，及Fe：余量。所述金属基部60和所述衬底70在同一平面上彼此邻接。所述衬底70的厚度与所述金属基部60的厚度相同，例如为20μm(12～25μm)。

如图7等所示，所述衬底70包括平坦的衬底主体部分80，第一图案导体81和一对线性导体82和83。所述衬底主体部分80占据所述衬底70的大部分区域。所述第一图案导体81是所述衬底70的一部分，其轮廓由诸如蚀刻的成形装置形成。所述第一图案导体81和所述线性导体82和83由诸如不锈钢等第一金属制成。所述线性导体82和83是所述衬底70的一部分，同样也是所述第一图案导体81的一部分。

每一个所述第一图案导体81和所述线性导体82和83都沿着所述介电层71的第一表面71a布置。一第一开口85围绕所述第一图案导体81形成。所述第一图案导体81形成于所述衬底70中，该第一图案导体在平面图(图7)中呈大致矩形形状。所述第一图案导体81和所述衬底主体部分80在电力上是相互独立的。

一对线性导体82和83，在所述衬底70的平面图中沿所述介电层71的第一表面71a彼此平行地延伸，并分别形成细长的线性形状。第二开口86和87，分别围绕所述线性导体82和83形成。每个线性导体82和83与所述衬底主体部分80在电力上是相互独立的。

所述介电层71由电绝缘树脂(一种介电材料)，例如聚酰亚胺制成，该电绝缘树脂与所述挠性件主体部分51的绝缘层61(图8)的材料相同。所述介电层71的厚度为，例如10μm(5～20μm)，并且所述介电层71形成于所述衬底70上，使得厚度均匀。如图9和图10所示，所述介电层71的第一表面71a与所述衬底70重叠。正如挠性件主体部分51的覆盖层63由聚酰亚胺制成，所述覆盖层73同样由聚酰亚胺制成。所述覆盖层73的厚度为，例如4μm(2-10μm)。所述介电层71和所述覆盖层73在所述测试试片52A的电容器元件(C元件)中起作用。

如图9所示，所述金属层72形成于所述介电层71的另一侧(第二表面)71b上。所述金属层72由所述第二金属(例如镀铜)制成，其同挠性件主体部分51的导电电路部62的材料相同。所述金属层72的厚度为，例如5μm(4-15μm)。

如图5和图6所示，所述金属层72包括一对输入侧端子部90和91，输入侧电气路径92和93，中间电气路径94和95，第二图案导体96和97，以及用于探测的焊盘98和99。所述用于探测的焊盘98和99布置在波形检测位置处。所述输入侧端子部90和91导电至所述挠性件主体部分51的写入导体62g和62h。

所述第二图案导体96和97包括颈部96a和97a，其与所述中间电气路径94和95相连，第一部96b和97b，其与所述颈部96a和97a相连，第二部96c和97c，它们彼此平行，以及第三部分96d和97d，分别与所述第二部96c和97c相连。所述第三部96d和97d导电至所述用于探测的焊盘98和99。

本实施例的测试试片52A包括主电路部分100(由图5和图6中的单点划线包围的第一电路部分)和调节部分101(由图5和图6中的双点划线包围的第二电路部分)。所述主电路部分100和调节部分101构成伪元件电路105，伪元件电路具有与磁头的写入线圈相对应的电气特性。所述主电路部分100和调节部分101被形成为串联连接在所述输入侧端子部分90和91与所述用于探测的焊盘98和99之间。

在本实施例中，所述主电路部分100布置成靠近所述用于探测的焊盘98和99，并位于输入侧端子部90和91与用于探测的焊盘98和99之间。所述调节部分101布置成靠近所述输入侧端子部90和91。图9是沿着图5的线F9-F9截取的主电路部分100的横截面图。图10是沿着图5的线F10-F10截取的调节部分101的横截面图。

所述主电路部分100包括所述第一图案导体81和一对第二图案导体96和97。所述第一图案导体81设置在介电层71的两侧中的一侧71a上。所述第二图案导体96和97设置在介电层71的另一侧71b上。所述第二图案导体96和97与所述第一图案导体81重叠，所述介电层71插入其间。也就是说，所述主电路部分100具有包括第一图案导体81和第二图案导体96和97的双层导体结构。如图7所示，所述第一图案导体81具有对应于所述第二图案导体96和97的第一部96b和97b，第二部96c和97c以及第三部96d和97d的形状(大致矩形形状)。

所述第二图案导体96和97以及所述用于探测的焊盘98和99分别经由诸如通孔等的连接导体110和111连接到所述第一图案导体81的两端81a和81b。所述连接导体110和111在厚度方向上穿透介电层71。所述第二图案导体96和97除了可以连接到所述第一图案导体81的两端81a和81b之外，还可以连接到所述第一图案导体81的一部分处。

所述第二图案导体96和97的颈部96a和97a经由中间电气路径94和95以及诸如通孔等的连接导体112和113分别连接到所述线性导体82和83的端部82a和83a。所述线性导体82,83的另一端82b和83b经由诸如通孔等的连接导体114和115分别连接到所述输入侧电气路径92和93。所述输入侧电气路径92和93经由输入侧端子部分90和91分别导电到挠性件主体部分51的写入导体62g和62h。所述连接导体114和115在厚度方向上穿透所述介电层71。

所述调节部分101包括一对线性导体82和83，并具有单层导体结构。所述线性导体82和83设置在介电层71的两侧中的一侧71a上。所述线性导体82的端部82a经由所述连接导体112导电到所述第二图案导体96。所述线性导体82的另一端部82b经由所述连接导体114和所述输入侧端子部90导电到所述写入导体62g。所述线性导体83的端部83a经由所述连接导体113导电到所述第二图案导体97。所述线性导体83的另一端83b经由所述连接导体115和所述输入侧端子部91导电至写入导体62h。

图11示出了伪元件电路105的等效电路，其中所述伪元件电路由主电路部分100和调节部分101构成。图11中的R1和L1分别表示所述主电路部分100的电阻元件和电感元件。R2和L2表示构成所述调节部分101的并联电路的电阻元件和电感元件中的一者。R3和L3表示所述电路的另一个电阻元件和电感元件。写入信号从输入侧电路131提供给所述伪元件电路105。

所述第一图案导体81和所述线性导体82和83都是所述衬底70的一部分。也就是说，所述第一图案导体81和所述线性导体82和83由所述第一金属(例如不锈钢)制成，与衬底70的材料相同。相反，所述第二图案导体96和97由电阻小于第一金属的第二材料制成。所述第二金属的一个示例是铜。不锈钢的电阻为50Ωm(10^-8)或更多，这比铜的电阻(1.68Ωm[10^-8])大几十倍。例如，SUS304的电阻为72Ωm(10^-8)，比铜的电阻高40倍。在本实施例的主电路部分100和调节部分101中，由于使用由电阻远大于铜的不锈钢制成的导体81,82和83的电气特性，因此电阻值如所述磁头的写入线圈的等效电路的电阻一样，这是可以实现的。

在本实施例的测试试片52A中，所述主电路部分100用作由R元件(电阻元件)和L元件(电感元件)构成的串联元件。所述主电路部分100具有包括第一图案导体81和第二图案导体96和97的双层导体结构。所述主电路部分100是主要的电路元件，其确定信号波形(特别是Vw的值)，并且很大程度上受到R元件的影响。相反，所述调节部分101具有仅具有线性导体82,83的单层导体结构。所述调节部分101的R元件和L-元件具有抑制波形的峰值(Vpeak)的功能，该波形已经被主电路部分100的L元件调高了。所述调节部分101受所述L元件的很大影响。

图12示出了提供给写入线圈的信号的波形的一个示例。每个Vpeak和Vw根据所述主电路部分100和所述调节部分101的R元件和L元件的值而改变。通过使用该特性，通过分析可以发现符合目标波形的伪元件电路105。例如，在所述主电路部分100中，通过调节R元件，控制Vw使其符合目标波形，其中R元件的调节是通过例如调节各导体的长度或横截面面积等手段实现的。实现上述目的的关键是尽可能地减小主电路部分100的L元件，并且使Vpeak接近所述写入线圈的实际值的同时，调节波形的负脉冲Vs。相反，在所述调节部分101中，例如通过调节线性导体的长度或横截面面积，从而调节R元件和L元件，进行微调使波形的Vpeak和Vw符合目标波形。此时，平衡Vpeak和Vw是很重要的。

图13示出了所示主电路部分100的L值和R值是如何影响电压波形的。在所述主电路部分100中，L值越大，Vpeak越高，Vw不受影响。相反，L值越小，Vpeak越低，Vw不受影响。所述主电路部分100的R值越大，Vpeak越高，Vw也越高。相反，R值越小，Vpeak越低，Vw也越低。

图14示出了所述调节部分101的L值和R值是如何影响电压波形的。在所述调节部分101中，L值越大，Vpeak越低，Vw不受影响。相反，L值越小，Vpeak越高，Vw不受影响。所述调节部分101的R值越大，Vpeak越低，Vw也越低。相反，R值越小，Vpeak越高，Vw也越高。

当通过使用本实施例的伪挠性件50来进行电子电路的测试等时，所述伪挠性件50的衬底70固定在测试设备等的支承部上。此外，所述伪挠性件50的用于探测的焊盘98和99与用于探测的探头135和136接触(图5)。用于测试的脉冲信号通过所述伪挠性件51的写入导体62g和62h输入到所述测试试片52A的伪元件电路105中。此外，通过使用诸如示波器等设备来观察从用于探测的焊盘98和99中输出的电压波形。

本实施例的伪挠性件50形成为大致平坦的形状。此外，可以在不将其安装在负载梁26上(图3)的情况下测试伪挠性件50。此外，通过将定位销插入到所述衬底70的孔75(图4)中，可以停止伪挠性件50的移动。因此，可以使所述探头135和136与用于探测的所述焊盘98和99稳定地接触。此外，在实际磁头(滑动件)完成之前，可以通过使用具有与所述写入线圈相对应的电气特性的伪元件电路105来充分地回顾所述电子电路的评估。注意，可以在将伪挠性件50安装在所述负载梁上的同时测试伪挠性件50。

图15示出了根据第二实施例的测试试片52B。图16是图15所示的测试试片52B的衬底70的主视图。所述测试试片52B的伪元件电路105还包括双层导体结构的主电路部分100和单层导体结构的调节部分101。所述调节部分101包括一对线性导体140和141，其形状为彼此平行布置的直线形状。所述线性导体140和141由类似金属层72的第二金属(例如铜)形成。所述线性导体140和141是金属层72的一部分，并且其被布置在介电层71的第二表面71b上。

所述线性导体140形成于设置在一侧的输入侧电气路径92和中间电气路径94之间。所述线性导体141形成于设置在另一侧的输入侧电气路径93和中间电气路径95之间。所述中间电气路径94和95分别导电到所述主电路部分100的第二图案导体96和97。所述测试试片52B的主电路部分100与第一实施例的主电路部分100的结构有共同之处。

在所述测试试片52B的衬底70中，开口86和87形成于对应于所述线性导体140和141的位置处。所述开口86和87沿所述线性导体140和141彼此平行延伸。如上所述，本实施例的测试试片52B包括主电路部分100和调节部分101。所述主电路部分100具有包括第一图案导体81和第二图案导体96和97的双层导体结构。相比之下，所述调节部分101具有包括线性导体140和141的单层导体结构。由于除了上述之外的第二实施例的测试试片52B的结构与第一实施例的测试试片52A的结构有共同之处，所以共同附图标记被分配给两个实施例共同的部件，并且省略对它们的解释。

图17是示出根据第三实施例的测试试片52C的主视图。图18是图17所示的测试试片52C的衬底70的主视图。所述测试试片52C的主电路部分100包括第二图形导体96和97，每个第二图形导体96和97具有曲折形状，也就是沿Z字形弯曲。所述第二图案导体96经由设置在一侧的中间电气路径94和连接导体112连接到所述线性导体82的端部82a。所述第二图案导体97经由设置在另一侧的中间电气路径95和连接导体113连接到所述线性导体83的端部83a。

在所述测试试片52C的衬底70上，形成具有对应于第二图案导体96和97的曲折形状的第一图案导体81。所述第一图案导体81与第二图案导体96和97重叠，介电层71插入其间。所述第一图案导体81的两端81a和81b经由连接导体110和111以及检测侧电气路径145和146连接到用于探测的焊盘98和99。另外，所述第一图案导体81的两端81a和81b经由连接导体110和111连接到所述第二图案导体96和97。由于除了上述之外的第三实施例的测试试片52C的结构与第一实施例的测试试片52A的结构有共同之处，所以共同附图标记被分配给两个实施例共同的部件，并且省略对它们的解释。注意，与第二实施例的调节部分101(图15)同样的，测试试片52C的调节部分101可以由铜形成的线性导体140和141构成。

图19示出了根据第四实施例的测试试片52D。图20示出了所述测试试片52D的衬底70。滤波电路150和151，形成于主电路部分100的第二图案导体96和97和用于探测的焊盘98和99之间。所述滤波电路150和151经由导体155和156导电至所述第二图案导体96和97和用于探测的焊盘98和99。在所述衬底70中，沿着所述滤波电路150和151的导体155和156形成开口157。由铜制成的部分金属层72和部分衬底70彼此相对，介电层71插入其间，其中所述由铜制成的部分金属层72构成所述滤波电路150和151。由于将滤波电路150和151的电容元件用作低通滤波器，所以抑制了电压波形的高频元件。

图21示出了图19所示的测试试片52D的电压波形。由于提供了滤波电路150和151，所以可以减小Vpeak部分的起伏。由于除了上述之外的第四实施例的测试试片52B的结构与第二实施例的测试试片52B(图15和16)的结构有共同之处，所以共同附图标记被分配给两个实施例共同的部件，并且省略对它们的解释。

图22是根据第五实施例的伪挠性子件50'的一个示例的平面图,其中伪挠性子件包括测试试片52E。图23是所述测试试片52E的主视图，图24是所述测试试片52E的衬底70的主视图。在本实施例的测试试片52E中，在输入侧端子部90和91和用于探测的焊盘98和99之间，主电路部分100配置成靠近输入侧端子部90和91，调节部分101被配置成靠近用于探测的焊盘98和99。

所述测试试片52E的主电路部分100具有双层导体结构，其包括由不锈钢形成的第一图案导体81和由铜制成的第二图案导体96和97，其他实施例也一样。所述第一图案导体81的两端81a和81b经由连接导体110和111连接到所述第二图案导体96和97。所述第二图案导体96和97导电到所述输入侧端子部90和91。所述第一图案导体81的端部81a和81b分别经由连接导体110和111以及中间电气路径160和161连接到由铜制成的线性导体140和141。所述线性导体140和141是所述调节部分101的构成元件，调节部分具有单层导体结构。

所述测试试片52E的线性导体140和141分别经由检测侧电气路径162和163导电至用于探测的焊盘98和99。在所述衬底70中，开口86和87，形成于对应于所述线性导体140和141的位置处。开口170，形成于对应于中间电气路径160和161的位置处。开口171，形成于对应于检测侧电气路径162,163的位置处。由于伪挠性件50'的挠性件主体部分51与第一实施例的挠性件主体部分51(图4)有共同之处，所以共同附图标记被分配给两个实施例共同的部件，并且省略对它们的解释。

图25示出了根据第六实施例的测试试片52F。图26是所述测试试片52F的衬底70的主视图。另外，在本实施方式的伪元件电路105中，主电路部100配置成靠近输入侧端子部90和91。调节部分101被配置成靠近用于探测的焊盘98,99。主电路部分100包括由不锈钢制成的大致Y形的第一图案导体81，如图26所示，以及由铜制成的一对L形第二图案导体96和97，如图25所示，这两者构成双层导体结构。所述第一图案导体81的两端部81a和81b经由连接导体110和111连接到所述第二图案导体96和97和线性导体140和141。所述第二图案导体96和97导电到所述输入侧端子部90和91。由于除了上述之外第六实施例的测试试片52F的结构与第五实施例的测试试片52E(图23和24)的结构具有共同之处，所以共同附图标记被分配给两个实施例共同的部件，并且省略对它们的解释。

毋庸置疑，在实施本发明时，以及构成伪挠性件的挠性件主体部分和测试试片的具体形式，例如衬底的形状和布置的具体形式，第一图案导体，第二图案导体，线性导体和介电层可根据需要进行各种修改。所述第二图案导体除了可以连接到第一图案导体的两端外，还可以连接到第一图案导体的位置处。此外，所述介电层也可以由聚酰亚胺以外的介电材料形成。此外，本发明的伪挠性件可以用于除写入电子电路之外的电子电路的测试。

本领域技术人员很容易想到其它的优点和修改。因此，本发明在其更广泛的方面不限于本文所示和所述的具体细节和代表性实施例。因此，在不脱离由所附权利要求及其等同物所限定的总体发明概念的精神或范围的情况下，可以进行各种修改。