一种基于FEA仿真设计芯片测试插座结构的方法及其应用

摘要

本发明涉及基于FEA仿真设计芯片测试插座结构的方法，首先在仿真软件中，建立数字信号传输的3D模型，其次按照3D模型搭建仿真电路模型，统计电压分布情况，再次根据仿真电路模型获取采样结果，得到噪声等效分布情况，根据噪声等效分布情况，模拟选择在噪声位置加入一个或多个探针，形成多个加入探针方案，最后通过信号完整性分析结果使得芯片测试插座电路的阻抗达到最佳匹配，得到最佳探针加入位置和探针长度的方案。本发明与传统的芯片测试方法和底座比较，增加一些特定长度的接地探针包裹传输信号，可有效减小信号的干扰，通过FEA仿真工具选择合适探针及探针位置，设计出最优芯片测试插座，最大程度上节约测试成本，保证芯片测试精度。