一种面向FPGA硬件木马植入的逻辑网表分析方法

摘要

本发明公开了一种面向FPGA硬件木马植入的逻辑网表分析方法，通过计算出FPGA逻辑网表电路中各个节点的翻转概率，进而找出翻转概率最低的节点，用于下一步的木马植入。本发明需要对FPGA逻辑网表中的LUT、MUX等元件进行建模，得到计算其中节点的翻转概率的方式，然后利用各元件的计算模型，对整个FPGA逻辑网表电路进行分析。本发明具有精确度高、易于实现的特点，能够保证FGPA硬件木马的正确植入。