法律状态公告日
法律状态信息
法律状态
2019-10-18
授权
授权
2018-01-30
实质审查的生效 IPC(主分类):H01L21/20 申请日:20160628
实质审查的生效
2018-01-05
公开
公开
技术领域
本发明涉及集成电路技术领域,特别涉及一种SiGe选择外延致Ge准直接带隙半导体材料及其制备方法。
背景技术
Si基微电子技术的发展是20世纪最引人注目的高新技术成就之一。根据Moore定律:集成电路可容纳的晶体管数目,约每隔18个月便会增加一倍,同时性能也将提升一倍。然而随着集成电路特征线宽的进一步减小,微电子技术的发展遇到了诸多限制和挑战。与此同时,随着信息技术向数字化、网络化的迅速发展,超大容量信息传输、超快实时信息处理和超高密度信息存储已成为信息技术追求的目标,而单纯采用微电子器件已无法完全满足这些要求。Si基光电子学有望打破微电子学所面临的诸多局限并扩展其性能,在光互连、光计算和光通信领域展现出巨大的商业应用前景,引起了世界范围内学术界和产业界的特别关注。
Si基光电子学的研究内容主要包括光发射、光传输、光调制、光探测、光耦合与封装等,其最终目标是实现Si基光子器件集成。近几十年来,Si基光电子学的研究得到了广泛开展,一些关键器件如光波导、光调制器、光探测器等已经取得重大突破。然而,Si基发光器件的发展却相对缓慢,其最主要的原因是Si属于间接带隙材料,发光效率比直接带隙化合物半导体小5~6个数量级,实现高效发光器件面临着巨大的挑战。同为IV族元素的Ge,Ge虽然与Si同属于间接带材料,但其室温下直接带带隙为0.8eV,仅比间接带隙大0.136eV,相比于Si更加容易实现带隙的转变,而且Ge材料在制备光器件方面比Si更具优势。因此,有关Ge光器件的研究已经成为了当前国内外研究的热点和重点。
要实现更高效发光率,需要实现Ge直接带隙发光,但直接带隙Ge的制作比较困难,例如典型的GeSn合金化方法,硅基GeSn合金的材料生长存在着许多困难,例如:Sn非常不稳定、Sn非常容易发生分凝、GeSn与Si之间的晶格失配较大。目前,更为常见的方法为实现Ge的准直接带隙发光。准直接带隙Ge材料能够极大地提高辐射复合几率,将发光波长调制在光通信和光互连波段(1.55μm),具有准直接带特性的Ge材料有望成为增益介质,实现光激射。国内外准直接带隙Ge改性实现方法主要是施加低强度张应力配合掺杂的方法。即在Si衬底上高温外延Ge薄膜,利用Si与Ge之间的热失配引入张应力,并对Ge外延层进行N型重掺杂。但是,Si与Ge较大的晶格失配导致Ge材料内位错较高,晶体质量不好。若单纯采用这种方法,使用这种工艺对样品进行退火时工艺要求高,实现难度较大。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种SiGe选择外延致Ge准直接带隙半导体材料及其制备方法。
具体地,本发明一个实施例提出的一种SiGe选择外延致Ge准直接带隙半导体材料的制备方法,包括:
S101、选取掺杂浓度为1×1016~5×1016cm-3的N型Si衬底;
S102、在275℃~325℃下在所述单晶Si衬底上外延生长厚度为50nm第一Ge层;
S103、在500℃~600℃下,在所述第一Ge层上生长厚度为900~950nm的第二Ge层;
S104、在750℃~850℃下,在H2气氛中退火10~15分钟;
S105、使用稀氢氟酸和去离子水循环清洗所述第二Ge层;
S106、在所述第二Ge层表面涂抹光刻胶,采用光刻工艺曝光光刻胶,保留所述第二Ge层表面中心位置处边长为20nm的光刻胶;
S107、在CF4和SF6气体环境中,采用感应耦合等离子体刻蚀工艺刻蚀一定厚度的所述第二Ge层,去除光刻胶形成Ge台阶;
S108、在所述第二Ge层表面淀积Si3N4材料;
S109、采用刻蚀工艺刻蚀Si3N4材料保留所述Ge台阶上表面的Si3N4材料;
S110、在500~600℃下,以硅烷、锗烷为气源,在所述第二Ge层表面上淀积厚度为20nm的SiGe层,其中,Ge组分取值范围为0.65~0.85,Si组分取值范围为0.15~0.35;
S111、去除所述Ge台阶上表面的Si3N4材料;
S112、在整个衬底表面涂抹光刻胶,利用光刻工艺曝光光刻胶,保留所述SiGe层表面的光刻胶;
S113、采用离子注入工艺在所述Ge台阶表面注入AsH3离子,形成掺杂浓度为2×1019cm-3的N型Ge台阶;
S114、去除光刻胶,最终形成所述SiGe选择外延致Ge准直接带隙半导体材料。
本发明另一个实施例提出的一种SiGe选择外延致Ge准直接带隙半导体材料,包括:Si衬底层、第一Ge层、第二Ge层及SiGe层;其中,所述SiGe选择外延致Ge准直接带隙半导体材料由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种所述SiGe选择外延致Ge准直接带隙半导体材料的制备方法,包括:
选取Si衬底;
在第一温度下,所述Ge衬底表面生长第一Ge层;
在第二温度下,在所述第一Ge层表面生长第二Ge层;
在所述第二Ge层表面涂抹光刻胶,采用光刻工艺曝光光刻胶,保留所述第二Ge层表面中心位置处的光刻胶;
刻蚀一定厚度的所述第二Ge层形成Ge台阶;
在所述第二Ge层表面生长SiGe层;
对所述Ge台阶进行离子注入形成N型Ge台阶,以最终形成所述SiGe选择外延致Ge准直接带隙半导体材料。
在发明的一个实施例中,所述第一温度小于所述第二温度。
在发明的一个实施例中,所述第一温度的范围为275℃~325℃;所述第二温度的范围为500℃~600℃。
在发明的一个实施例中,在所述第二Ge层表面涂抹光刻胶,采用光刻工艺曝光光刻胶,保留所述第二Ge层表面中心位置处的光刻胶,包括:
在所述第二Ge层表面涂抹光刻胶;
利用掩膜版,采用光刻工艺曝光光刻胶,保留在所述第二Ge层表面中心位置处呈矩形区域的光刻胶。
在本发明的一个实施例中,刻蚀一定厚度的所述第二Ge层形成Ge台阶,包括:
利用各向异性刻蚀工艺刻蚀所述所述第二Ge层,刻蚀厚度小于所述第二Ge层的厚度;
去除所述第二Ge层表面中心位置处的光刻胶,在所述第二Ge层中心位置处形成所述Ge台阶。
在本发明的一个实施例中,在所述第二Ge层表面生长SiGe层,包括:
在500~600℃下,以硅烷、锗烷为气源,SiH4体积流量为2~3mL/min,GeH4体积流量为4~6mL/min,生长时间为1h,在所述第二Ge层表面上淀g取值范围为0.15~0.3。
在本发明的一个实施例中,对所述Ge台阶进行离子注入形成N型Ge台阶,包括:
采用离子注入工艺在所述Ge台阶表面注入AsH3离子,形成掺杂浓度为1×1019~5×1019cm-3的N型Ge台阶。
本发明另一个实施例提出的一种一种SiGe选择外延致Ge准直接带隙半导体材料,Si衬底层、第一Ge层、第二Ge层及SiGe层;其中,所述SiGe选择外延致Ge准直接带隙半导体材料由上述实施例所述的方法制备形成。
上述实施例,利用Ge周围选择性外延SiGe引入低强度的张应力并配合N型重掺杂的方式将获得较高质量的准直接带隙Ge材料,同时使用低温-高温两步生长法来制备Ge外延层,而低温-高温两步生长法以Si材料为衬底,避免了直接使用昂贵的Ge材料作为衬底,节省了生产成本,其中,该方法先低温外延一薄层Ge,抑制由于大的晶格失配引起的岛状生长,再高温生长主体Ge外延层,与传统渐变缓冲层生长方法相比,该方法减小了渐变层厚度,并且使得Ge外延层表面粗糙度显著降低。具体优点如下:
1、本发明基于低温-高温两步生长法制备Ge材料,并利用选择性外延SiGe引入张应力,制备的准直接带隙Ge晶体质量高;
2、本发明工艺步骤简单,实现难度低;
3、本发明以Si为衬底采用低温-高温两步生长法来制备Ge材料,避免了直接使用昂贵的Ge作为衬底,生产成本低。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种SiGe选择外延致Ge准直接带隙半导体材料的工艺流程图;
图2为本发明实施例提供的一种选择性外延锗硅的截面示意图;
图3a-图3k为本发明实施例提供的一种SiGe选择外延致Ge准直接带隙半导体材料的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例提供的一种SiGe选择外延致Ge准直接带隙半导体材料的工艺流程图。该方法包括如下步骤:
步骤a、选取Si衬底;
步骤b、在第一温度下,所述Ge衬底表面生长第一Ge层;
步骤c、在第二温度下,在所述第一Ge层表面生长第二Ge层;
步骤d、在所述第二Ge层表面涂抹光刻胶,采用光刻工艺曝光光刻胶,保留所述第二Ge层表面中心位置处的光刻胶;
步骤e、刻蚀一定厚度的所述第二Ge层形成Ge台阶;
步骤f、在所述第二Ge层表面生长SiGe层;
步骤g、对所述Ge台阶进行离子注入形成N型Ge台阶,以最终形成所述SiGe选择外延致Ge准直接带隙半导体材料。
其中,步骤b和步骤c中,所述第一温度小于所述第二温度。进一步地,所述第一温度的范围为275℃~325℃;所述第二温度的范围为500℃~600℃。
可选地,步骤d具体可以包括:
步骤d1、在所述第二Ge层表面涂抹光刻胶;
步骤d2、利用掩膜版,采用光刻工艺曝光光刻胶,保留在所述第二Ge层表面中心位置处呈矩形区域的光刻胶。
可选地,步骤e具体包括:
步骤e1、利用各向异性刻蚀工艺刻蚀所述所述第二Ge层,刻蚀厚度小于所述第二Ge层的厚度;
步骤e2、去除所述第二Ge层表面中心位置处的光刻胶,在所述第二Ge层中心位置处形成所述Ge台阶。
可选地,步骤f包括:
在500~600℃下,以硅烷、锗烷为气源,SiH4体积流量为2~3mL/min,GeH4体积流量为4~6mL/min,生长时间为1h,在所述第二Ge层表面上淀积厚度为20nm的SiGe层,其中,Ge组分取值范围为0.65~0.85,Si组分取值范围为0.15~0.3。
可选地,步骤g,包括:
采用离子注入工艺在所述Ge台阶表面注入AsH3离子,形成掺杂浓度为1×1019~5×1019cm-3的N型Ge台阶。
本发明的工作原理及有益效果具体为:
请参见图2,由于Ge的晶格常数比SiGe材料要大,所以SiGe材料将被迫适应Ge材料的晶格常数,因此SiGe横向晶格将受到张应力。由于半导体材料总长度保持不变,随着SiGe横向晶格的缩小,导致中心区域的Ge材料将受到低强度的张应力;而在N型重掺杂下,锗的费米能级逐渐上升,使大量的载流子填充到直接带隙的Γ能谷中,从而实现填充能带以补偿部分能带阶差的作用。
除此之外,本发明使用低温-高温两步生长法来制备Ge外延层。而低温-高温两步生长法以Si材料为衬底,避免了直接使用昂贵的Ge材料作为衬底,节省了生产成本。该方法先低温外延一薄层Ge,抑制由于大的晶格失配引起的岛状生长。再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比,该方法减小了渐变层厚度,并且使得Ge外延层表面粗糙度显著降低。
另外,本发明制得的准直接带隙Ge半导体载流子复合效率高,能够应用于光子器件,在制备工艺上也有明显的优势。
实施例二
请参见图3a-图3k,图3a-图3k为本发明实施例提供的一种SiGe选择外延致Ge准直接带隙半导体材料的工艺示意图,在上述实施例的基础上,本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括:
S101、衬底选取。如图3a所示,选取单晶硅(001)为衬底201,初始掺杂类型为n型,浓度为1015cm-3。
S102、两步法生长锗外延层:
S1021、利用化学气相沉淀(CVD)的方法,在衬底上,以低、高温两部法生长n型Ge(001)薄膜,掺杂浓度为1~5×1016cm-3;
S1022、如图3b所示,在275~325℃下生长一层50nm厚的“低温”Ge((LT-Ge)薄膜202。大部分弹性应力的弛豫发生在小于10纳米的低温Ge层,但为避免晶体质量损失需要厚度较大(大于27纳米)的低温Ge层。因此本发明将LT-Ge层设定为50nm。低的生长温度同时抑制了三维Ge岛的形成和位错形成的弛豫应力;
S1023、如图3c所示,在500~600℃的生长温度下,淀积900~950nm的Ge(HT-Ge)层203;
S1024、为提高晶格质量,在H2气氛中750~850℃退火(在一个固定的温度或循环)不超过10–15分钟。
S1025、使用稀氢氟酸(HF(DHF):水=1:5)和去离子(DI)的水循环清洗Ge。
S103、涂胶并选择区域曝光。如图3d所示,在中心保留边长为20nm的光刻胶区域204,四周的光刻胶被刻蚀掉;
S104、刻蚀Ge材料。如图3e所示,在CF4和SF6气体环境中,采用感应耦合等离子体(ICP)方法刻蚀。中心区域由于光刻胶的抗刻蚀性,中心的Ge材料得以保留;
S105、淀积Si3N4。如图3f所示,在Ge材料上淀积一层Si3N4205;
S106、如图3g所示,在中间区域的Ge材料上,以Si3N4205为掩膜,预留窗口。保留中间区域的Ge材料上的Si3N4205,其余区域的Si3N4被刻蚀;
S107、选择性外延生长。如图3h所示,在500~600℃下,以硅烷、锗烷为气源,在暴露出的Ge衬底上淀积一层20nm厚的SiGe层206,其中Ge组分取值范围为0.65~0.85,Si组分取值范围为0.15~0.35。其中,SiH4体积流量为2~3mL/min,GeH4体积流量为4~6mL/min,生长时间为1h;
S108、如图3i所示,去除Si3N4;
S109、涂胶并选择曝光区域,如图3j所示,刻蚀掉HT-Ge层上的光刻胶,留下SiGe层上的光刻胶区域207;
S110、进行离子注入,对Ge材料区域以AsH3作为杂质材料进行n型重掺杂。掺杂浓度为2×1019cm-3;
S111、如图3k所示,去掉光刻胶。
实施例三
本发明实施例提供的一种SiGe选择外延致Ge准直接带隙半导体材料,包括:Si衬底层、第一Ge层、第二Ge层及SiGe层;其中,所述SiGe选择外延致Ge准直接带隙半导体材料由上述实施例所述的方法制备形成。
综上所述,本文中应用了具体个例对本发明SiGe选择外延致Ge准直接带隙半导体材料的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
机译: 在选择性外延SiGe上形成选择性碳掺杂外延盖层
机译: 在选择性外延SiGe上形成选择性碳掺杂外延盖层
机译: 基于SiGe或SiGeC的HBT与带SiGe或SiGeC的半导体器件的集成