超声波探头、超声波诊断装置以及超声波探头的测试方法

摘要

本发明的目的在于，能够不与连接到振子的多个端子进行电接触，低成本并且不超过耐压地实现用于筛选IC内收发电路的缺陷的测试。在将晶体管设为开关元件的收发分离开关电路中，在测试时通过将栅极的电位降至比接收时更低，避免大振幅信号输入时超过栅极‑源极间耐压，不破坏接收电路地进行内部信号回送测试。

说明书

技术领域

本发明涉及搭载在作为超声波诊断装置的结构要素的超声波探头中，用于根据由高耐压器件构成的发送电路所输出的高压信号，分离保护由低压器件构成的接收电路的收发分离开关的动作方法。特别涉及实现在超声波探头内部使用从发送电路回送至接收电路的信号对每一个振子的发送电路以及接收电路进行测试的测试方法的技术。

背景技术

超声波诊断装置是不侵入人体的安全性高的医疗诊断设备，与X射线诊断装置、MRI(Magnetic Resonance Imaging)装置等其他的医用图像诊断装置相比，装置规模小。另外，由于是仅通过将超声波探头接触体表的简单操作，就可以实时地显示例如心跳、胎儿的动作等检查对象的动作的模样的装置，因此在当今的医疗中起着重要的作用。

在超声波诊断装置中，通过对内置在超声波探头中的多个振子分别提供高电压的驱动信号，将超声波发送至被检体内。使用多个振动元件分别接收由被检体内活体组织的声阻抗的差异所产生的超声波的反射波，并根据超声波探头接收到的反射波来生成图像。

对内置在超声波探头中的每一个振子提供高电压的驱动信号的发送电路由高耐压的器件构成，以便可以生成峰峰值为几十～一百几十V的高压信号。通常，在高耐压MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor金属-氧化物半导体场效应晶体管)中使用诸如LDMOS(Laterally Diffused MOS横向扩散金属氧化物半导体)等缓和漏极与栅极间的电场强度的结构的器件，为了确保漏极-栅极间的漂移区域而需要非常大的面积。因此，在硅上将发送电路作为集成电路(IC：Integrated Circuit)实现时，需要大的面积。

另一方面，来自被检体内生物体组织的反射波，受到在生物体内的衰减、扩散的影响，因此通过各振子进行了声-电转换而得的接收信号的振幅非常微小，将其放大来进行信号处理的接收电路是低噪音、低功耗、小面积的，因此由低压器件构成。

在此，超声波探头内的各个振子是相同的元件进行电-声与声-电双方的换能器，并对相同的元件连接提供高电压的发送电路与接收微弱的接收信号的接收电路的双方。此时，当发送电路将高电压的驱动信号提供给振子时，通常在振子与接收电路之间插入开关，以使由低压器件构成的接收电路不被电破坏。将该开关称为收发分离开关。

收发分离开关在发送时是开关断开状态，从发送电路生成的高电压的驱动信号分离接收电路来防止电破坏。在接收时成为开关接通状态，具有使来自振子的微弱的接收信号低损失地通过的作用。根据以上的作用，要求收发分离开关具有可以耐高电压信号的电特性，需要由高耐压器件构成。

近年，陆续开发可以获得三维立体图像的超声波诊断装置，通过从三维立体图像中对任意的截面进行确定来获得断层图像，可以提高检查效率。为了三维成像，需要将超声波探头内的振子从以往的一维排列设为二维排列，振子数相对于以往的超声波探头以平方方式增加。在这种情况下，事实上不可能以平方方式增加连接超声波探头与主体装置的电缆的根数，因此需要经由电缆向主体装置转发在超声波探头内进行整相相加来减少了根数的接收信号。为了实现这样的超声波探头内的整相相加，将收发和整相相加的功能实现为波束成形器IC，在IC内对每一个振子配置收发电路并准备与振子一对一地电连接的焊盘，除此之外，还准备用于将整相相加后的输出发送至主体装置的外围焊盘。

现有技术文献

专利文献

专利文献1：公开号码US 2014/0084997A1

发明内容

发明要解决的课题

图6是表示波束成形器IC的一个例子的立体图。100是硅晶片或IC芯片，200是连接到未图示的振子的振子连接焊盘、300是连接到主体装置接口等的外围焊盘。

如果在成品硅晶片、或者切割硅晶片而得的芯片的状态下对这样的IC进行电测试，并试图筛选不良芯片，则需要将探针接触针对每一个振子所准备的多个焊盘来与测试仪连接。然而，如图6所示，很难同时将多个探针接触二维排列的诸如几千个或者1万个以上的多个焊盘。因此，理想的是通过在IC内从发送电路向接收电路回送信号来进行每一个振子的收发电路的测试。在像这样的内部信号回送测试时，将探针接触与主体装置连接的几百个左右的外围焊盘来与测试仪连接即可，而不需要使探针接触针对每一个振子准备的几千个或者1万个以上的焊盘。

如上，在每一个振子的1通道中进行对每一个振子配置的收发电路的内部信号回送测试是超声波探头的重要问题。在从发送电路向接收电路进行内部信号回送时，由于发送电路生成的高电压的信号振幅大，因此在直接通过接通状态的收发分离开关时，收发分离开关内的非高耐压部分以及后级的由低压器件构成的接收电路会被电破坏。为了防止像这样的破坏，需要在与通常的发送状态和通常的接收状态都不同的第3状态下使收发分离开关动作，防止超过收发分离开关内的耐压，通过收发分离开关使在内部回送的信号衰减来限制输入至后级的接收电路的信号振幅。

专利文献1提出像这样的可以进行内部信号回送测试的技术。

图14是为了理解本发明的问题，以发明者的视点重新描绘的专利文献1的图7。

图14涉及使用了三阱上的MOS的收发分离开关。1401是信号的收发用的处理器，1402是发送电路，1403是发送用的功率放大器。RFIO是收发用的端子。在接收侧，1404和1405是收发分离开关，1406是衰减器，1407和1408是放大器，1409是接收电路。

在图14的例子中，通常的接收是由低噪音放大器(LNA：Low Noise Amplifier)0(1407)对损失较少的收发分离开关1404输出进行放大的动作，并在内部信号回送校准时，使用通过了收发分离开关1405后级的衰减器1406的LNA1(1408)的信号通路来进行接收，由此避免接收电路1409的破坏。

根据本结构，可以在接收时使用低损失的开关构成低噪音的接收器，并可以在内部信号回送校准时通过衰减器限制信号振幅来防止接收电路的破坏。

然而，处于通过用于实际的接收动作的LNA0的测试来筛选缺陷的目的，在内部信号回送时也需要选择由LNA0进行放大的信号通路。即使使用由LNA1放大的信号通路来测试LNA1的动作，也不能算是进行了LNA0的测试。另外，如果在LNA0的前级配置衰减器来作为不破坏LNA0的结构，进行内部信号回送测试，则衰减器串联插入信号通路中，因此无法避免通常的接收动作时的损失、噪音指数的增加。进一步，图14的结构需要准备通常接收和内部信号回送用的2个信号通路量的电路，也存在电路面积增加的问题。

由于这样的问题，对于缺陷芯片的筛选这种测试的目的，需要使负责实际的收发动作的电路本身进行动作，并且进行不破坏器件的内部信号回送测试。

根据本说明书的描述以及附图，本发明的所述和其他的目的以及新的特征会变得更加清楚。

用于解决课题的手段

如下所述，对本申请中所公开的发明中代表性发明的概要进行简单地说明。在发送时变为开关断开状态，从发送电路生成的高电压的驱动信号分离接收电路来防止电破坏，在接收时变为开关接通状态，在以低损失通过来自振子的微弱的接收信号的收发分离开关电路中，在从发送电路向接收电路的内部信号回送测试时，将构成开关的高耐压MOS的栅极-源极间电压Vgs设为比通常的接收时更低。更加优选的是，将低压MOS连接至开关输出和0VGND或者预定的电源间，并在内部信号回送测试时进行接通。

综上，使用广泛公知的互相连接2个高耐压MOS的栅极、源极的基本开关电路，即使接收来自发送电路的信号振幅大的回送信号，也可以实现不会超过栅极-源极间耐压的电路动作，还可以使用收发分离开关的接通电阻和所述开关输出与GND间的低压MOS接通电阻对信号分压并进行衰减，因此可以不破坏后级的由低压器件构成的接收电路，进行收发电路的内部信号回送测试。

不在接收信号通路中设置衰减器，而是使收发分离开关具有信号衰减的功能，由此，不需要如专利文献1那样区分通常接收的信号通路与内部信号回送时的信号通路，可以通过内部信号回送来测试进行实际的收发动作的收发电路本身的动作。另外，通过在接收时与内部信号回送测试时改变构成收发分离开关的MOS的栅极-源极间电压Vgs，可以在接收时将Vgs偏置到最大耐压附近来实现低接通电阻、即低损失、低噪音的接收电路，另一方面，在内部信号回送测试时可以实现确保耐压而不破坏器件的高接收性和高可测试性的兼顾。

本发明的其他方面是具备振子、连接到振子的发送电路、连接到振子的接收电路以及配置在振子与接收电路之间的收发分离开关的超声波探头。收发分离开关具备2个晶体管元件，2个晶体管元件的栅极、源极互相连接。具备用于降低2个晶体管的公共栅极、公共源极间的电压Vgs的栅极电位降压电路，在向发送电路输入测试信号，并从发送电路向接收电路回送测试信号时，通过对晶体管的栅极电位进行降压，可以一边保持不超过晶体管的栅极-源极间耐压的所述公共栅极、公共源极间的电压Vgs，一边使测试信号通过。

为了控制晶体管的栅极电位，例如可以考虑通过电阻对电源电压(或者开关的输入信号的电压)进行分压。或者可以采用利用了二极管、二极管连接的晶体管等的电压降低方法。通过与测试信号的回送进行关联地进行这些控制，不仅可以实现收发模式，还可以实现测试模式。

作为更加优选的具体例，将输出侧晶体管连接至收发分离开关的开关输出，设输出侧晶体管的连接目的地是0V的GND或相当于在开关接通状态下施加至输入的信号的中心电压的电源。然后，通过针对GND、或相当于中心电压的电源经由输出侧晶体管使开关输出短路，使用收发分离开关的接通电阻和输出侧晶体管的接通电阻对收发分离开关的输入信号的电压进行分压并使信号振幅衰减。

本发明的另一方面是具备子阵列、对来自子阵列的输出进行加法运算的加法电路以及处理来自加法电路的输出的主体装置的超声波诊断装置。子阵列包括多个振子通道，每一个振子通道具备振子、连接到振子的发送电路、连接到振子的接收电路以及收发分离开关。收发分离开关具备晶体管元件作为开关元件，并具有用于控制晶体管的栅极-源极间电压Vgs的电位控制电路，所述超声波诊断装置具备：在向振子输出来自发送电路的信号的发送时，将收发分离开关设为断开状态的发送模式；在从振子向接收电路输入信号的接收时，将收发分离开关设为接通状态的接收模式；以及通过电位控制电路，将晶体管的栅极-源极间电压Vgs设定为与发送模式时和接收模式时不同的电位的测试模式。

本发明的另一方面是具备振子、连接到振子的发送电路、连接到振子的接收电路以及配置在振子与接收电路之间的收发分离开关的超声波探头的测试方法。收发分离开关具备2个晶体管元件，是将2个晶体管元件的栅极、源极互相连接的结构，所述超声波探头的测试方法具备：在使用发送电路驱动振子的发送时，将收发分离开关设为断开状态的发送模式；在向接收电路输入来自振子的信号的接收时，将收发分离开关设为接通状态的接收模式；以及将2个晶体管的公共栅极、公共源极间的电压Vgs设定为发送模式时与接收模式时的中间的测试模式。

发明效果

实现在收发分离开关内一边确保耐压一边对信号进行衰减输出，且不破坏后级的低压接收电路的内部信号回送测试方法。

根据以下的实施方式的说明，上述以外的问题、结构以及效果会变得更清楚。

附图说明

图1作为本发明的实施方式的一例，是表示通过电阻分压生成高耐压NMOS的Vgs的电路结构的电路图。

图2作为实施例1，是表示通过串联的正向二极管代替图1的电阻分压生成高耐压NMOS的Vgs的电路结构的电路图。

图3作为实施例2，是表示通过连接漏极-栅极间的二极管连接NMOS的串联代替图1的电阻分压来生成高耐压NMOS的Vgs的电路结构的电路图。

图4是表示通过实际的元件来表现图3的实施例中的理想开关的电路结构的电路图。

图5是基于图4的实际的元件表现出电路结构的动作模式与控制信号的关系的真值表的表图。

图6是示出了在硅晶片或者切割后的芯片的状态下的IC的测试方式的立体图。

图7是示出了本发明所适用的超声波诊断装置的系统结构例的框图。

图8是示出了本发明所适用的超声波探头内IC的子阵列结构例的框图。

图9是示出了在本发明所适用的超声波探头内IC的子阵列中，在IC内具备判定内部信号回送测试的结果的判定器的结构例的框图。

图10是示出了根据内部回送信号的频率判定测试的结果的判定器的动作原理的时序图。

图11是示出了根据内部回送信号的频率判定测试的结果的判定器的电路结构的电路图。

图12是示出了对内部回送信号的频率和振幅的双方进行判定的判定器的动作原理的时序图。

图13是示出了对内部回送信号的频率和振幅的双方进行判定的判定器的电路结构的框图。

图14是以发明者的视点重新描绘专利文献1的图7的框图。

图15是表示本发明所适用的超声波探头内IC的子阵列结构例的框图。

具体实施方式

以下，使用附图针对实施方式进行详细地说明。但是，本发明并不限定于以下所示的实施方式的记载内容来进行解释。在不脱离本发明的精神或主旨的范围内，本领域人员可以容易理解可以变更其具体的结构。

在以下说明的发明的结构中，有时对于同一部分或者具有同样功能的部分在不同附图间公共使用相同的符号，省略重复的说明。

本说明书等中的“第1”、“第2”、“第3”等的表述是为了识别结构要素而附有的，并不一定限定数量或顺序。另外，在每一个上下文中使用用于识别结构要素的编号，并不限定于在一个上下文中使用的编号在其他上下文中也表示相同的结构。另外，并不妨碍某编号所识别的结构要素兼具由其他编号所识别的结构要素的功能。

在附图等中表示的各结构的位置、大小、形状、范围等，为了易于发明的理解，有时不表示实际的位置、大小、形状、范围等。因此，本发明并不限定于附图等所公开的位置、大小、形状、范围等。

图1表示本发明的实施例的结构。已知图1的由MN0和MN1组成的互相连接了栅极与源极的2个高耐压NMOS(N沟道增强型MOSFET(metal-oxide-semiconductor field-effecttransistor金属氧化物半导体场效应晶体管))串联的基本开关电路作为公知的电路。虽然没有特别的限制，但是对图1的开关输入SWIN、开关输出SWOUT，假定通过经由电阻对0V的GND进行连接等，已经在图1的结构的外部确定了电位。

在这里，图1中的圆所包围的MN0、MN1是高耐压MOS。一般地，在高耐压MOS中使用诸如LDMOS的缓和漏极与栅极间的电场强度的结构的器件，为了确保漏极-栅极间的漂移区域需要非常大的面积。LDMOS具有源极与漏极非对称的构造，源极与块体相连。漏极-栅极间以及漏极-源极间是可以耐诸如几十V或者100V以上的高电压的构造，但是对于栅极-源极间，例如只能施加诸如5V的低电压。在图1中，例如将MN0的记号的左侧的线画粗，这表示左侧是构造上的漏极，存在缓和电场的漂移区域。

当图1的开关SW0为接通、SW1为断开、SW2为接通时，如果设SWIN与SWOUT的电位由外部决定为0V，则公共栅极CG的电位VCG与Vdd相等，MN0、MN1的栅极-源极间电压变为Vdd。MN2是连接到收发分离开关的开关输出的晶体管。该晶体管可以是低压晶体管。晶体管MN2的连接目的地是0V的GND或是相当于在开关接通状态施加到输入的信号的中心电压的电源。如此，通过针对GND或相当于中心电压的电源经由晶体管MN2使开关输出短路，使用开关的接通电阻和晶体管MN2的接通电阻对收发分离开关的输入信号电压进行分压，衰减信号振幅。即，将VSSHT降至低电平使MN2断开，将MN0、MN1的Vgs＝VCG＝Vdd的状态分配为接收动作，将MN0、MN1的栅极-源极间电压Vgs深度施加至耐压附近，由此可以作为收发分离开关实现低接通电阻，可以获得低损失、低噪音的接收性能。

另一方面，当开关SW0为接通、SW1为断开、SW2为断开时，公共栅极CG的电位VCG变为使用R0和R1将Vdd进行分压而得的电位，成为(数学式1)。

[数学式1]

施加该VCG作为MN0、MN1的Vgs，MN0、MN1比接收时更低，以高电阻进行接通。将该状态分配为内部信号回送测试的模式。

当在接收状态中将大振幅的脉冲信号从发送电路输入至收发分离开关时，例如在MN0、MN1的栅极-源极间耐压为6V、Vdd为5V时，如果输入-2V作为脉冲信号的低电平，则公共源极CS的电位VCS变为-2V，因此作为Vgs向MN0、MN1的栅极-源极间施加耐压以上的7V，MN0、MN1会被破坏。然而，在断开SW2的状态中，由Vdd的基于R0、R1的分压比来决定Vgs，因此Vgs变低，通过适当地取R0、R1之比可以接收来自发送电路的-2V。例如，如果R0＝R1，则即使从发送电路输入-2V，也只能对Vgs施加7V的一半的3.5V，可以在耐压内进行动作。

进一步，在内部信号回送测试时，通过将VSSHT作为高电平使MN2接通，可以使用MN0、MN1以及MN2对信号进行分压来衰减。如果将MN＊的接通电阻作为RMN＊，将输入信号电压设为VIN，将输出信号电压设为VOUT，则成为(数学式2)。

[数学式2]

因此，如图1所示，如果是断开了SW2的内部信号回送测试模式的状态，则MN0、MN1的Vgs比接收时更低，接通电阻RMN0、RMN1高，因此可以增大上式的分母来进一步减少输出振幅。

如上，准备将图1中的SW0设为接通、SW1设为断开、SW2设为断开的内部信号回送测试模式，并通过电阻分压使MN0、MN1的Vgs比接收时更低，从而使MN0、MN1的接通电阻比接收时更高，使MN2接通，由此不会引起超过耐压，就可以接收大振幅的内部回送信号，并通过分压来衰减至不破坏后级的低压接收电路的信号振幅并输出。另外，将收发分离开关本身作为衰减器使用，因此不需要如专利文献1那样在收发分离开关之外准备衰减器，进一步在接收时和内部信号回送测试时使用相同的信号通路，因此可以将用于实际的接收动作的接收电路本身作为对象来进行测试。此外，在发送时，将SW0设为断开、SW1设为接通来使MN0、MN1断开，作为收发分离开关而断开。

实施例1

图2示出了本发明所涉及的收发分离开关的一实施例。在图1的方式中，根据R0、R1的电阻分压，使用电阻分压生成MN0、MN1的Vgs。此时，在R0、R1中从Vdd流过电流，因此，例如为了将耗电抑制在μW数量级，需要将R0、R1设为MΩ数量级的高电阻，且依赖于在所使用的半导体工艺中所准备的电阻种类的薄层电阻，电阻的面积有可能变大。

因此，在图2所示的实施例1中，使用正向二极管D0、D1、D2、D3代替图1的R0。通过将SW0设为接通、SW1设为断开、SW2设为断开，变为内部信号回送测试模式，此时Vf作为二极管的正向电压，公共栅极CG的电位是(数学式3)。

[数学式3]

VCG＝Vdd-4·Vf

VCG从Vdd降低了4级二极管的Vf的量。此外，根据所需的VCG调整正向二极管的串联级数即可。由于二极管中流过电流生成Vf，因此在CG、CS间需要电阻R0或者电流源。在所使用的半导体工艺中，准备了可以正向使用的小面积的二极管时，本实施例有可能比图1的方式更能够缩小电路面积。

实施例2

图3示出了本发明所涉及的收发分离开关的一实施例。在图2的实施例1中，为了将公共栅极CG的电位VCG从Vdd降低而使用了正向二极管，但是根据半导体工艺，可以正向使用的二极管是假设用于整流来流过大电流而设计的，有可能面积大。

因此，在图3所示的实施例2中，使用连接了漏极-栅极间的二极管连接MOS来代替实施例1的二极管。通过将SW0设为接通、SW1设为断开、SW2设为断开，变为内部信号回送测试模式，此时将MN3、MN4、MN5、MN6的栅极-源极间电压作为Vgsd，公共栅极CG的电位为(数学式4)。

[数学式4]

VCG＝Vdd-4·Vgsd

VCG从Vdd下降了4级二极管连接MOS的Vgsd的量。此外，根据所需的VCG调整二极管连接MOS的串联级数即可。在二极管连接MOS中流过电流来生成Vgsd，因此在CG、CS间需要电阻R0或者电流源。在所使用的半导体工艺中，当没有准备高薄膜电阻的电阻元件、可以正向使用的小面积的二极管时，与图1的方式、图2的实施例1相比，本实施例有可能可以缩小电路面积。

实施例3

图4示出了本发明所涉及的收发分离开关的另一实施例。在该实施例中，使用实际的MOS实现在图1、图2、图3中作为理想开关而表现的元件。图3的SW0被置换为图4的MP0，图3的SW1被置换为图4的SHT，图3的SW2被置换为图4的MN7、MP1。

发送时，发送电路输出正电压、负电压的高电压脉冲，在负电压输出时SWIN为负电压，MN0的构造上的漏极成为电气源极，MN0浅接通，CS下降至负电压。因此，CS以及CG在发送时电压在负电压与0V之间波动。因此，用于切换发送、接收的动作的MP0需要使用高耐压的PMOS。另外，由于被MP0保护，可以使用低压MOS构成连接到MP0的源极侧的电路。

图4的SHT是分流电路，作为用于在发送时断开MN0、MN1的开关进行动作。MN8经由R1连接栅极-源极间，因此通常是断开的。当发送电路发送负电压时，SWIN、CS被负电压驱动，CG-CS间的电压以一定的通过率以上增加，C1伴随其接通MN8，对CG-CS间进行短路。如上所述，在某通过率以上的MN0、MN1的Vgs增加时，可以对栅极-源极间进行短路，保证Vgs＝0V、即作为收发分离开关的断开状态。

图5是涉及图4的实施例2的各模式状态的真值表。图4的Tx/Rx是发送/接收切换信号，BYP是栅极降压电路的旁路信号，VSSHT是将输出短路至GND的低压NMOS的栅极控制信号。

发送时、即Tx/Rx为低电平，BYP和VSSHT为高电平时，反相器INV1输出低电平，其通过MN7、MP1的旁路开关对MP0的源极提供0V，MP0变为断开。构成开关的MN0以及MN1稳定地通过R0、过渡地通过SHT对栅极-源极间进行短路而变为断开状态。抑制MN2接通，基于发送时的寄生电容耦合而对输出的AC信号泄露，提高隔离性能。

接收时、即Tx/Rx以及BYP为高电平，VSSHT为低电平时，反相器INV1输出高电平，其通过MN7、MP1的旁路开关对MP0的源极提供Vdd，MP0变为接通。施加Vdd作为构成开关的MN0以及MN1的栅极-源极间电压Vgs，作为收发分离开关，被提供深Vgs并以低接通电阻接通。断开MN2，以消除接收信号的损失。

内部信号回送测试时、即Tx/Rx为高电平，BYP为低电平，VSSHT为高电平时，反相器INV1输出高电平Vdd，MN7、MP1断开，因此通过MN3、MN4、MN5、MN6的二极管连接低压NMOS从Vdd降压后的电位被施加到MP0的源极。其通过MP0进行传送，对CG节点也同样施加从Vdd降压后的电位。即、构成开关的MN0以及MN1的栅极-源极间电压Vgs比接收时更低，MN0、MN1以高电阻进行接通。MN2处于接通，因此从SWIN输入的内部回送信号可以由MN0、MN1以及MN2进行分压并衰减，并小振幅地输出至后级的低压接收电路。

图6示出了在适用本发明的具有二维阵列振子的超声波探头内的波束成形器IC的硅晶片状态或者切割后的IC芯片状态下的测试方式。在芯片100中有成千上万的连接到未图示的振子的焊盘200，以及焊盘数量过多，因此很难使这些全部接触探针并通过测试仪对IC内的收发电路一个一个通道地进行测试。因此，在IC内从发送电路向接收电路回送信号来进行测试，从主体装置接口的外围焊盘中取出加法输出，由此可以通过测试仪或者主体装置监视测试结果，并可以筛选IC的缺陷品。

图7示出了适用本发明的具有用于三维成像的二维阵列振子的超声波探头和系统结构。在超声波探头700内针对各振子701配置收发电路702，通过加法电路703对接收输出进行相加并输出至主体装置710的AFE(模拟前端)711。将相加的振子通道的分组单位称为子阵列707。例如，在如图6所示的1个芯片中构成各子阵列707中的收发电路702、加法电路703、子阵列控制逻辑电路704等。图6所示的振子连接焊盘200连接到振子701。

主体装置710内的处理器712对超声波探头内IC控制逻辑电路705发送控制信号，IC控制逻辑电路705据此进行收发的切换等控制。例如，涉及收发分离开关的控制的收发切换可以整体控制子阵列来削减IC控制逻辑电路规模、IC内的控制信号根数。或者如图7所示，可以对每一个子阵列配置子阵列控制逻辑电路，并将控制分级，从子阵列控制逻辑电路单独地细粒度地控制各收发电路。虽然没有特别限制，但是当发送电路不是线性放大器方式而是脉冲发生器方式时，波形作为数字值被发送至脉冲发生器，因此IC控制逻辑电路705包括存储脉冲发生器发送的波形数据的波形存储器706。

图8示出了子阵列707内的详细结构。在每一个振子的收发电路702中包括：由高耐压MOS构成，生成高压信号并驱动振子701的发送电路7021；涉及本发明的收发分离开关7022；低压系统的接收模拟前端7023；以及延迟发送信号并进行波束成形，还延迟接收信号来进行整相的微小延迟电路7024。由微小延迟电路7024整相后的接收信号在加法电路703中进行相加并传输至主体装置710。在子阵列内存在多个振子701与收发电路702的组。由一个振子和与其连接的收发电路构成一个振子通道。

在图8的结构中，微小延迟电路7024在发送时用于根据焦点进行超声波束成形，在接收时还用于整相相加。在发送和接收中使用相同的电路，但是内部信号回送测试时需要同时使发送电路和接收电路工作，因此需要将微小延迟电路的内部信号回送测试时的动作分配为发送或接收的某一方的动作。在图8中，在内部信号回送测试时，微小延迟电路7024进行接收动作。通常的发送时对微小延迟电路输入波形信号S，由微小延迟电路进行延迟，作为延迟后的波形信号DS由发送电路7021进行发送，但是内部信号回送测试时，通过设置在发送电路前级的选择器7025选择来自子阵列控制逻辑电路704的回送测试波形信号TS，并输入至发送电路7021。所发送的信号被输入至内部信号回送测试模式的收发分离开关7022，进行衰减成为小振幅后输入至接收AFE7023。进一步由微小延迟电路7024延迟，并与其他的振子通道的信号相加后，从子阵列707输出。通过对子阵列的测试对象外的振子通道不输入信号而设为无信号，获得来自测试对象的振子通道的收发电路的输出作为加法电路输出，因此可以进行一个振子通道的测试。即可以进行发送电路7021、接收电路7023、微小延迟电路7024的测试。此外，C1是收发分离开关7022的控制信号，C2是选择器7025的控制信号。

此外，在超声波诊断装置中，准备了将反射信号的强度转换为亮度进行成像的B模式、通过颜色表现多普勒信号的模式，但是在用于测定高速血流的连续波(CW：ContinuousWave)多普勒模式中的发送振幅通常是最小的。因此，虽然没有特别限制，但是在内部信号回送测试时，发送电路使用CW模式进行发送有利于确保收发分离开关的栅极-源极间耐压、保护后级的低压系统接收AFE。

图9相对于图8的子阵列结构，增加了连接到加法电路703输出的判定器708。可以将加法电路输出进行缓存并传输至测试仪或者主体装置，由测试仪或主体装置根据波形对IC内振子通道的收发电路的动作是否正常进行判定，但是通过在IC中集成判定电路，并从IC中仅输出判定结果，可以实现测试时间的缩短。

图10说明判定器708的原理。发送器进行CW模式下的发送，在通过收发分离开关、接收AFE、微小延迟电路、加法电路所输出的回送加法电路输出的高电平、低电平的中间设定阈值电压VTH。如果由模拟比较器比较回送加法电路输出与VTH，则在回送加法电路输出每一次切换时，横穿VTH来反转模拟比较器输出，因此可以获得与内部回送信号相同频率的逻辑电平信号。可以使用计数器对其进行计数，并将一定期间内的计数个数、即频率与预期值进行比较，来判定收发电路是否在工作。

图11表示判定器708的结构。由如下部分构成：将输入DECIN的回送加法电路输出与阈值VTH进行比较的模拟比较器ACOMP；接收来自模拟比较器的信号的计数器；将计数值与预期值进行比较的数字比较器。使用RST信号重置计数器，然后开始计数器动作，控制选通脉冲信号，由此数字比较器保持已知的一定期间内的计数值，并与预期值进行比较。如果与预期值一致则判定为收发电路正在工作，向DECOUT输出测试正常(OK)的标志。当由于收发电路的缺陷等，计数值与预期值不一致时，收发电路视为缺陷，并向DECOUT输出测试异常(NG)的标志。

图12对改良后的判定信号振幅与信号频率的判定器的原理进行说明。在图11的判定器的结构中，通过信号的频率来判定电路是否工作，但是无法判定信号的振幅是否超过一定值。因此在图12中，作为阈值使用VTHH、VTHL这2种来进行信号振幅的判定。作为回送加法电路输出的高电平，期待VTHH以上的电位，作为低电平期待VTHL以下的电位。准备对回送加法电路输出与VTHH进行比较的模拟比较器0和对回送加法电路输出与VTHL进行比较的模拟比较器1，如果进行比较动作，则如图12所示，回送加法输出在每一次横穿VTHH时切换模拟比较器0的输出，在每一次横穿VTHL时切换模拟比较器1的输出。期待2个模拟比较器的输出脉冲的频率与原来的回送加法电路输出信号的频率一致。例如，在由于收发电路的缺陷，回送加法电路输出没有达到VTHH时，模拟比较器0输出不切换而变为DC，由此可以判定为没有产生预定的信号振幅。

图13表示以图12的原理进行工作的判定器的结构。准备阈值电压VTHH与VTHL，并准备分别对其进行接收的模拟比较器ACOMP0、ACOMP1。2个模拟比较器的输出分别由计数器0、计数器1进行计数，并通过数字比较器0、数字比较器1与预期值进行比较。当收发电路为正常时，期待输入DECIN的回送加法输出在一定期间内横穿VTHH的次数与横穿VTHL的次数相同，因此针对相同的预期值对计数器0和计数器1的值进行比较。取得数字比较器0与数字比较器1的输出的逻辑乘积，只有当回送加法输出信号横穿VTHH以及VTHL的次数都与预期值一致时，判定为收发电路是正常的，信号的频率与振幅是如预期所想的。

实施例4

在图8的结构中，微小延迟电路的内部信号回送测试时的动作分配为接收动作，但是也可以分配为发送动作。

图15是将微小延迟电路的内部信号回送测试时的动作分配为发送动作的例子。

仅对与图8不同的部分进行说明。由选择器1501，在通常的发送时向微小延迟电路7024输入波形信号S，在回送测试时选择输入回送测试波形信号TS。另外，由选择器1502，在通常的接收时向微小延迟电路7024输入接收信号，在回送测试时经过微小延迟电路而输入至加法电路703。

如以上的实施例所述，一种收发分离开关电路，在发送时为开关断开状态，从发送电路生成的高电压的驱动信号分离接收电路来防止电破坏，在接收时为开关接通状态，以低损失通过来自振子的微弱的接收信号，该收发分离开关电路可以实现如下内部信号回送测试方法：接收来自发送电路的大振幅的内部回送信号，一边在收发分离开关内确保耐压一边对信号进行衰减后输出，且不破坏后级的低压接收电路。

并且，根据以上所说明的开关电路、超声波探头、超声波诊断装置、测试方法的实施例，在IC的硅晶片或者切割后的芯片的测试中，不将探针接触连接到振子的大量焊盘，而只将探针接触用于与主体装置交换信号的信号焊盘，由此可以以低成本对振子每一个通道实现实际的测试，并可以筛选缺陷芯片。进一步，在安装在探头中之后，也可以进行电气的收发电路的测试，可以诊断由老化引起的故障。另外，如果使用本实施例，则可以实现如下内部信号回送测试方法：接收来自发送电路的大振幅的内部回送信号，一边在收发分离开关内确保耐压一边对信号进行衰减后输出，且不破坏后级的低压接收电路。即本实施例作为不用对连接到振子的大量端子进行电接触，以低成本筛选IC的收发电路的缺陷的技术来发挥效果。

在使用上述实施例进行测试时，在制造搭载了收发电路、加法电路等的芯片的阶段，可以以芯片单位来进行测试。在这种情况下，存在振子还未连接的情况。在进行芯片单体测试时，由芯片外部的测试波形生成电路提供测试波形，通过芯片外部的判定电路来进行判定即可。另外，可以预先在芯片中内置测试波形生成电路、判定电路的一部分或全部。另外，可以在将芯片连接到振子，搭建为超声波探头的阶段进行出厂前测试。或者可以将超声波探头(探针)安装在诊断装置主体中，在产品出厂后，在用户使用中定期地进行测试。例如，可以在维修人员定期实施的测试或装置的电源接通时自动地启动的测试模式中进行。在这种情况下，也可以将测试波形生成电路、判定电路的一部分或全部内置在超声波探头、诊断装置主体中，或者构成为维修人员所携带的测试设备。如此，不仅可以诊断初始缺陷，也可以诊断由老化产生的故障。

本发明并不限定于上述实施方式，包括各种各样的变形例。例如，可以将某实施例的结构的一部分置换为其他实施例的结构，另外，可以在某实施例的结构中加上其他实施例的结构。另外，针对各实施例的结构的一部分，可以进行其他实施例的结构的增加、删除、置换。

在采用不同极性的晶体管时、在电路动作中电流的方向发生变化等时，有时交换晶体管的“源极”、“漏极”的功能。因此，在本说明书中，可以交换使用“源极”、“漏极”的用语。

产业上的可利用性

通过搭载在连接到超声波诊断装置的超声波探头内的IC来发挥效果。

符号说明

MN＊ NMOS；

MP＊ PMOS；

C＊电容器；

R＊电阻；

INV＊逻辑反相器；

Vdd电源；

SWIN 开关输入；

SWOUT开关输出；

D＊二极管；

AFE模拟前端；

IC 集成电路(Integrated Circuit)；

CW 连续波(Continuous Wave)。