防御旁路攻击的与逻辑电路装置及处理方法

摘要

本发明提供了的一种防御旁路攻击的与逻辑电路装置及处理方法。其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。该装置包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元，以及逻辑结果单元。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。

说明书

技术领域

本发明涉及计算机安全领域，具体而言是一种防御旁路攻击的与逻辑电路装置及处理方法。

背景技术

在密码系统中，硬件电路对不同数据进行运算时，会产生不同的功耗、电磁辐射等旁路信息。

密码系统的攻击者可采集这些信息对运算数据进行推测，从而实现系统的攻击及破解，该种攻击方式即旁路攻击。

与逻辑作为加密算法的基本逻辑单元，如AES(Advanced Encryption Standard，AES，又称Rijndael算法)SBOX(Substitution BOX，密码置换盒)的求逆运算，大量使用与逻辑作为基本运算单元，会产生不同的旁路信息，从而泄漏被计算的数据。

发明内容

本发明目的在于解决上述问题而提供的一种防御旁路攻击的与逻辑电路装置，其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。

为实现本发明目的而提供的防御旁路攻击的与逻辑电路装置,包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元；其中：

掩码生成单元，用于通过至少三个安全码生成三个掩码Z₀，Z₁，Z₂；

所述第一输入异或单元，用于将掩码Z₀与明文a进行异或，得到第一输入异或值a’；

所述第二输入异或单元，用于将掩码Z1与明文b进行异或，得到第二输入异或值b’；

所述逻辑计算单元，用于根据第一输入异值a’和第二输入异或值b’，以及三个掩码Z₀，Z₁，Z₂，计算出得到明文a与b的与逻辑异或Z₂的结果

较优地，所述逻辑计算单元包括第一与门子单元，第二与门子单元，第三与异门子单元，第四与门子单元，第一异或子单元，第二异或子单元，第三异或子单元，其中：

所述第一与门子单元，用于将第一输入异或值a’与第二输入异或值b’进行与逻辑运算，得到第一与门值N₁；

所述第二与门子单元，用于将掩码Z₀与第二输入异或值b’进行与逻辑运算，得到第二与门值N₂；

所述第三与异门子单元，用于将掩码Z₁与第一输入异或值a’进行与逻辑运算，得到第三与门值，然后所述第三与门值与掩码Z₂进行异或逻辑运算，得到第三与异门值N₃；

所述第四与门子单元，用于将掩码Z₀与Z₁进行与逻辑运算，得到第四与门值N₄；

所述第一异或子单元，用于将第一与门值N₁和第二与门值N₂进行异或逻辑运算，得到第一异或值M₁；

所述第二异或子单元，用于将第一异或值M₁和第三与异门值N₃进行异或逻辑运算，得到第二异或值M₂；

所述第三异或子单元，用于将第二异或值M₂和第四与门值N₄进行异或逻辑运算，得到计算结果Y’。

为实现本发明目的还提供一种防御旁路攻击的与逻辑电路装置处理方法。

本发明一种防御旁路攻击的与逻辑电路装置及处理方法具有如下优点：

本发明针对无旁路攻击防护的与逻辑运算。在计算不同明文输入时，会产生不同的旁路信息，从而解决泄漏明文的问题。其可对有掩码保护的明文数据进行计算，且可对掩码进行了简单明了的原还更新。因计算过程中明文不会出现，故防止了明文的旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为防御旁路攻击的与逻辑电路的一种可实施方式；

图2为图1中逻辑计算单元的电路装置；

图3为防御旁路攻击的与逻辑方法。

具体实施方式

如图1-3所示，为了使本发明的目的、技术方案和优点更加清楚明了。结合具体的实施方式，对本发明进行详细说明。此过程中，省略了对公知结构和技术的描述，用以避免对不必要地混淆本发明的概念。对于这些描述，只是示例性的。并不是限制本发明的范围。

本发明适用于需与逻辑运算且需防御旁路攻击的数字电路，本发明所述的与逻辑电路装置，其逻辑表达式如式(1)下：

其中a',b',Z₀,Z₁,Z₂为所述与逻辑电路AndMasked的输入。

即a'为明文a与掩码Z₀的异或；

即明文b与掩码Z₁的异或；

为输出结果，即明文a和b的与运算结果异或新掩码Z₂。

因异或为线性操作，后续计算如需还原a·b的结果，只需再次异或Z₂即可，即

式(1)证明如下：

由式(2)得由式(3)得

将(5)和(6)代入表达式(4)，得：

考虑电路实现，对表达式(7)各项位置进行调整得：

即(1)中表达式。

作为一种可实施方式，所述防御旁路攻击的与逻辑电路装置，包括掩码生成单元10，第一输入异或单元20，第二输入异或单元30，逻辑计算单元40，以及逻辑结果单元50；其中：

掩码生成单元10，用于通过至少三个安全码生成三个掩码Z₀，Z₁，Z₂；

所述安全码为随机数函数random()或者真随机发生器生成的随机数R₁，R₂，R₃；

所述第一输入异或单元20，用于将掩码Z₀与明文a进行异或，得到第一输入异或值a’；

所述第二输入异或单元30，用于将掩码Z1与明文b进行异或，得到第二输入异或值b’；

所述逻辑计算单元40，用于根据第一输入异值a’和第二输入异或值b’，以及三个掩码Z₀，Z₁，Z₂，计算出得到明文a与b的与逻辑异或Z₂的结果

所述逻辑结果单元50，用于根据逻辑计算单元的结果Y’逻辑异或掩码Z₂，得到明文a与b的与逻辑结果。

由于异或为线性计算，则明文a与b的与逻辑为

较佳地，作为一种可实施方式，所述逻辑计算单元40，包括第一与门子单元41，第二与门子单元42，第三与异门子单元43，第四与门子单元44，第一异或子单元45，第二异或子单元46，第三异或子单元47，其中：

所述第一与门子单元41，用于将第一输入异或值a’与第二输入异或值b’进行与逻辑运算，得到第一与门值N₁；

所述第二与门子单元42，用于将掩码Z₀与第二输入异或值b’进行与逻辑运算，得到第二与门值N₂；

所述第三与异门子单元43，用于将掩码Z₁与第一输入异或值a’进行与逻辑运算，得到第三与门值，然后所述第三与门值与掩码Z₂进行异或逻辑运算，得到第三与异门值N₃；

所述第四与门子单元44，用于将掩码Z₀与Z₁进行与逻辑运算，得到第四与门值N₄；

所述第一异或子单元45，用于将第一与门值N₁和第二与门值N₂进行异或逻辑运算，得到第一异或值M₁；

所述第二异或子单元46，用于将第一异或值M₁和第三与异门值N₃进行异或逻辑运算，得到第二异或值M₂；

所述第三异或子单元47，用于将第二异或值M₂和第四与门值N₄进行异或逻辑运算，得到计算结果Y’。

作为一种可实施方式，本发明实施例还提供一种防御旁路攻击的与逻辑电路装置处理方法，如图2所示，包括如下步骤：

步骤S100，设置式(1)所述的与逻辑电路结构，其逻辑表达式如下：

其中a',b',Z₀,Z₁,Z₂为所述与逻辑电路AndMasked的输入。

即a'为明文a与掩码Z₀的异或；

即明文b与掩码Z₁的异或；

为输出结果，即明文a和b的与运算结果异或新掩码Z₂。

步骤S200，生成掩码Z₀,Z₁,Z₂，并利用式(2)、(3)，由掩码Z₀,Z₁,Z₂和明文a、b异或得到第一输入异或值a’和第二输入异或值b’；

掩码Z₀,Z₁,Z₂由安全码生成，所述安全码为随机数函数random()或者真随机发生器生成的随机数R₀，R₁，R₂；

随机数R₀，R₁，R₂可以由真随机发生器生成，真随机数发生器是硬件电路，通过采集热噪声等方法生成随机数。

步骤S300，使用4个与门电路与4个异或门电路，如图1所示，实现逻辑式(1)如下：

得出

进一步地，作为一种较佳的实施方式，还包括如下步骤：

步骤S400，在还原明文过程中，再次异或掩码Z₂，得到明文a、b的与逻辑，即：

本发明实施例中，在需与逻辑运算且需防御旁路攻击，通过输入a',b',Z₀,Z₁,Z₂，使得计算过程中明文a、b没有出现，有效的防止了旁路攻击。另外，在还原明文a、b的过程中，原有掩码Z₀,Z₁被新掩码Z₂替代，简单而容易地实现了掩码的更新还原，进一步提升了电路的安全性。同时，因异或为线性操作，后续计算如需还原a·b的结果，只需再次异或Z₂即可。

本实施例的防御旁路攻击的与逻辑电路装置，针对无旁路攻击防护的与逻辑运算。在计算不同明文输入时，会产生不同的旁路信息，从而泄漏明文的问题。其可对有掩码保护的明文数据进行计算，且对掩码进行了更新。因计算过程中明文不会出现，故防止了明文的旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进轨道了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。