一种低像素尺寸的单光子CMOS图像传感器像素电路

摘要

本发明提供了一种低像素尺寸的单光子CMOS图像传感器像素电路，包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。淬火电路含有一个单光子雪崩二极管，淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。本发明的单光子CMOS图像传感器像素电路，只使用5个NMOS晶体管和1个单光子雪崩二极管，结构精简，适用于高分辨率的单光子CMOS图像传感器。

说明书

[技术领域]

本发明涉及集成电路的CMOS图像传感器像素电路和系统框架，适用于低像素尺寸高分辨率的单光子CMOS图像传感器。

[背景技术]

近些年来，人们越发频繁地在生命科学中利用荧光的特性来进行研究。除了环境检测、临床医学、DNA测序等应用以外，荧光也可以用作细胞鉴定、流式细胞技术的分类，来揭示细胞内部物质的位置和运动。稳态的荧光显微技术经常应用于细胞分析里面，然而，它对某些基于光强的因素例如激发光源强度的变化、光漂白等等很敏感。并且这种技术很难区分具有相同激发和发射光谱的荧光基团。荧光寿命成像显微技术产生了荧光基团寿命的空间域成像，提供了查看荧光基团的另一个维度的信息。而且荧光寿命对于荧光所处的环境非常敏感，独立于影响荧光强度的诸多因素。

传统光电二极管CMOS图像传感器通常经过感应光的强度，产生对应的光电流，然后对光电流积分产生一个电压值，接着对该电压值进行处理得到此像素点的光强。然而一方面，传统光电二极管CMOS图像传感器很难能够达到单个光子检测的灵敏度，而且对后端所需的处理电路的信噪比有极高的要求。另外一方面，传统光电二极管CMOS图像传感器对光电流的积分时间相对较长，是一个相对较慢的处理过程。单光子CMOS图像传感器由于它本身对光子极高的敏感度和极短的响应时间，很适合于荧光寿命成像显微技术。相比于庞大的荧光寿命成像实验平台，此种传感器芯片价格低廉，集成度很高，通过一个芯片即可以获得通过庞大和昂贵的实验平台才能够得到的数据。

时间域快门(time-gated)技术是一种快速的能够实时检测荧光寿命的技术，与传统的时域相关单光子计数(TCSPC)检测技术相比，该种检测技术对系统的硬件要求更低，通过两帧或者多帧即可获得某个像素点荧光寿命的信息。而且通过此种技术手段可以达到很高的像素分辨率，传统的基于TCSPC技术的像素电路尺寸一般在五十个微米以上，而基于时间域快门(time-gated)技术的像素电路能够达到二十个微米左右。

如图1所示，通过统计两个脉冲宽度之间的光强和以下公式：

我们可以得出某像素点的荧光寿命τ，S1和S2是测量得到的光强，分别与窗口内的光子总数成正比，Δt是测量脉冲宽度。

在图2所示的实验平台中，单光子CMOS图像传感器被用来检测荧光寿命。整个实验在黑暗无光的条件下进行，首先外部发射一束峰值功率在几百毫瓦量级的皮秒脉冲激光来激发样本产生荧光，然后单光子CMOS图像传感器放置在出光孔处来检测荧光强度，最后通过两个窗口内所得到的光子数来算出荧光寿命。

文献(Lucio Pancheri,Nicola Massari,David Stoppa,“SPAD Image SensorWith Analog Counting Pixel for Time-Resolved Fluorescence Detection”,IEEETRANSACTIONS ON ELECTRON DEVICES,VOL.60,NO.10,OCTOBER 2013)展示了一个32x32像素的用于荧光寿命探测的单光子CMOS图像传感器，该传感器采用高压0.35μm CMOS技术制造，采用模拟计数的方法来最大限度地减少像素尺寸。所有像素电路由12个NMOS晶体管和1个单光子雪崩二极管构成，具有25μm的像素尺寸和20.8％的填充系数。

[发明内容]

为了提供一种更优的低像素尺寸的单光子CMOS图像传感器像素电路，本发明采用的技术方案是：

一种低像素尺寸的单光子CMOS图像传感器像素电路，包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路。

进一步地，所述淬火电路含有一个单光子雪崩二极管和淬火晶体管，所述淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。

进一步地，在淬火电路里面，单光子雪崩二极管工作在盖革(Geiger)区，也就是单光子雪崩二极管两端电压高于单光子雪崩二极管本身的击穿电压，因此在单光子雪崩二极管内部形成非常高的电场强度，内部有自由电子或者由吸收光子产生的电子空穴对，单光子雪崩二极管会产生非常大的雪崩电流，这一束电流对单光子雪崩二极管的阳极寄生电容充电使得阳极电压上升到某一个电压值，从而导致单光子雪崩二极管本身产生的雪崩电流逐渐减小。

进一步地，所述模拟计数电路为产生的脉冲数进行计数并产生相对应的电压值，主要由两个电容之间的电荷共享来实现，具体实施中不断地对其中一个电容置位，然后重复打开关闭开关，使得另一个电容上的容值按照所设定的值改变，具体如下面的公式所示：

其中，C_p是晶体管M2和M3之间的寄生电容，C_cap是晶体管M4的电容，V_count是M4上的电压值大小，V_bias是M2外接的偏置电压。

进一步地，所述读出电路由一个源极跟随器构成，主要用于隔离V_count和后端电路，并且能够读出模拟计数电路上的电压并传给后续电路进行处理。

进一步地，像素电路设计采用5个NMOS晶体管和1个单光子雪崩二极管。

本发明的单光子CMOS图像传感器像素电路，只使用5个NMOS晶体管和1个SPAD，结构精简，适用于高分辨率的单光子CMOS图像传感器。

[附图说明]

图1是本发明实施的荧光寿命检测原理图。

图2是本发明实施所需的实验平台。

图3是本发明实施的单光子CMOS传感器系统架构图。

图4是本发明实施的单光子CMOS图像传感器像素电路图。

图5是本发明实施例电路工作的时序图。

[具体实施方式]

为了使本发明实现的技术手段清晰明了，下面进一步阐述本发明。

结合附图4和附图5所示，低像素尺寸的单光子CMOS图像传感器像素电路,包含淬火电路，模拟计数电路和读出电路，淬火电路一端连接模拟计数电路，模拟计数电路一端连接读出电路,淬火电路含有一个单光子雪崩二极管和淬火晶体管，所述淬火电路控制单光子雪崩二极管的工作与关闭并产生脉冲。在淬火电路里面，单光子雪崩二极管工作在盖革(Geiger)区，也就是单光子雪崩二极管两端电压高于单光子雪崩二极管本身的击穿电压，因此在单光子雪崩二极管内部形成非常高的电场强度，内部有自由电子或者由吸收光子产生的电子空穴对，单光子雪崩二极管会产生非常大的雪崩电流，这一束电流对单光子雪崩二极管的阳极寄生电容充电使得阳极电压上升到某一个电压值，从而导致单光子雪崩二极管本身产生的雪崩电流逐渐减小。模拟计数电路为产生的脉冲数进行计数并产生相对应的电压值，主要由两个电容之间的电荷共享来实现，具体实施中不断地对其中一个电容置位，然后重复打开关闭开关，使得另一个电容上的容值按照所设定的值改变。读出电路由一个源极跟随器构成，主要用于隔离V_count和后端电路，并且能够读出模拟计数电路上的电压并传给后续电路进行处理。

以上所述的单光子CMOS图像传感器像素电路的工作过程如下:首先将Vq设置为0，使得NMOS M1晶体管上的电流几乎为0，在一次感光之后V_p锁存在高电位，从而使得NMOS>bias设置为高电平3.3V，对V_count进行重置，之后，设置V_q为600mV，使得NMOS>p置位为0，从而关闭NMOS>bias为VL，对寄生电容C_p上的电压置位为VL。

仍然保持V_q为600mV，将V_p置位为0，单光子雪崩二极管进入工作状态。在感光之后产生一个雪崩脉冲，此时单光子雪崩二极管进入死区，无法再次产生雪崩电流，经过一段时间的放电之后再次进入工作区。V_p上产生的电脉冲驱动NMOS>p导通产生电荷共享，从而降低了V_count上的电压，并达到了计数的目的，V_count上的电压降可以由下列公式表达：

在此次设计中，综合考虑动态范围和信噪比的因素，ΔV_count为15mV，再通过多次光子计数之后，V_count上的电压由源级跟随器NMOS>

图3是本实施例的单光子CMOS图像传感器的系统架构图，由像素电路模块、解码器和驱动模块、列读出电路模块三部分组成。像素电路模块主要用来对单个像素点进行光子计数，解码器和驱动模块用来产生每一行所需要的控制信号和偏置信号，列读出电路模块一行一行地读取每个像素点产生的电压值并进行模数转换，产生数字信号最后通过缓冲电路读取出来。

本实施例单光子CMOS图像传感器像素电路，通过5个NMOS晶体管和1个单光子雪崩二极管构成，结构精简，适用于高分辨率的单光子CMOS图像传感器。

以上所述仅为本发明的优选实施方式，本发明的保护范围并不仅限于上述实施方式，凡是属于本发明原理的技术方案均属于本发明的保护范围。对于本领域的技术人员而言，在不脱离本发明的原理的前提下进行的若干改进，这些改进也应视为本发明的保护范围。