公开/公告号CN107113262A
专利类型发明专利
公开/公告日2017-08-29
原文格式PDF
申请/专利权人 德克萨斯仪器股份有限公司;
申请/专利号CN201580070168.2
申请日2015-12-28
分类号
代理机构北京纪凯知识产权代理有限公司;
代理人徐东升
地址 美国德克萨斯州
入库时间 2023-06-19 03:13:27
法律状态公告日
法律状态信息
法律状态
2020-05-08
授权
授权
2017-11-24
实质审查的生效 IPC(主分类):H04L27/00 申请日:20151228
实质审查的生效
2017-08-29
公开
公开
背景技术
在以微波(uWave)或E波段(eBand)中的高载波频率工作的基于单载波的通信系统中,来自发射和接收射频(RF)载波本地振荡器(LO)的相位噪声显著地破坏发射。载波上的相位噪声是支持高阶调制的重大障碍。
数字基带数据使用诸如256-QAM(正交幅度调制)被调制到载波上并使用LO信号上变频到RF载波频率。相位噪声通过LO信号被引入上变频信号中。这致使QAM星座由于LO相位随着时间推移变化而旋转。
发明内容
在所描述的示例中,正向/反向决策导向相位跟踪回路(DDPLL)从接收到的单载波信号中去除相位噪声。
用于校正接收到的信号中的相位误差的系统的一个实施例包括被配置成存储输入符号块的第一缓冲器。输入符号块以第一导频符号开始并以最后导频符号结束。输入符号块包括在第一导频符号和最后导频符号之间的未知数据符号,并且可以包括在第一最后导频符号之间的附加导频符号。相位旋转器被配置成在逐个符号的基础上向输入符号块应用相位噪声补偿。反馈回路被耦合至相位旋转器并向该相位旋转器提供相位噪声补偿信号。所提供的相位补偿信号可以基于每个导频符号的相位噪声误差检测、在整个输入符号块上的相位噪声误差检测、使用该输入符号块中每隔N个导频符号的相位噪声误差检测或任何其他适当的过程来生成。
第一输出缓冲器被配置成存储从相位旋转器输出的第一相位噪声补偿符号块。第一相位噪声补偿符号块中的符号以第一导频符号开始从相位旋转器按顺序接收。第二输出缓冲器被配置成存储从相位旋转器输出的第二相位噪声补偿符号块。第二相位噪声补偿符号块中的符号以最后导频符号开始从相位旋转器按顺序接收。组合器被配置成组合来自第一和第二相位噪声补偿符号块的关联符号以产生输出符号。
反馈回路包括硬决策模块,其接收来自相位旋转器的输出并确定每个接收到的符号的调制星座中的最近点。反馈回路中的相位估算器接收来自相位旋转器的第一输入和来自硬决策模块的第二输入。回路滤波器被耦合至相位估算器的输出端。数控振荡器被耦合至回路滤波器的输出端。数控振荡器向相位旋转器提供相位噪声补偿信号。
来自第一和第二相位噪声补偿符号块的关联符号可以使用选自由以下项组成的群组的过程来组合:逐符号平均化;加权逐符号组合;以及使用误差量度、对数似然比(LLR)量度、最小均方误差(MMSE)误差量度等的加权逐符号组合。输出符号可以通过在第一和第二相位噪声补偿符号块内的关联符号之间选择更可靠的相位噪声补偿符号来产生。
应用到输入符号块的第一接收到的导频符号的初始相位噪声误差补偿可以基于例如应用到先前输入符号块或者应用到先前输入符号块中的最后符号的相位噪声误差补偿。
正向误差校正(FEC)解码器可以被耦合至组合器的输出端,并且被配置成对输出符号进行解码。FEC解码器的输出可以被耦合至相位估算器。相位估算器可以使用解码的输出符号来代替来自硬决策模块的输入。可以使用来自FEC解码器的解码符号来应用跟踪相位噪声误差的一或多个附加迭代。
附图说明
图1为根据一个实施例的接收机的框图。
图2示出了可以使用所公开的实施例来处理的单载波调制数据的连续流。
图3为正向/反向DDPLL的一个实施例的框图。
图4为根据一个实施例的DDPLL相位估算器的框图。
图5为根据DDPLL的一个实施例的二阶回路滤波器的框图。
图6示出其中通过FEC解码器迭代上述DDPLL方法的另一实施例。
图7为示出根据一个实施例的用于校正接收到的信号中的相位误差的方法的流程图。
具体实施方式
图1为根据一个实施例的接收机101的框图。数据102被下变频并输入至接收机101。接收到的数据在数字前端103和均衡器104中进行处理。正向/反向DDPLL 105去除均衡符号中的相位噪声,并向FEC解码器106提供输入。
图2示出了可以在到接收机101的DDPLL 105的输入端接收的单载波调制数据200的连续流。周期性的已知导频符号201由发射机插入到数据流中。在每个已知导频符号201之间是未知的数据符号202。如图2所示,单载波调制数据200中的符号被分组为DDPLL块203。每个DDPLL块以导频符号201a开始,并以另一导频符号201n结束。对于每个DDPLL块,任何数量的附加导频符号和未知数据符号可以在开始导频符号201a和结束导频符号201n之间。
图3为正向/反向DDPLL 300的一个实施例的框图。相位噪声损坏符号在到正向/反向DDPLL 300的输入端处接收。相位噪声损坏符号可以包括如图2所示的单载波调制数据。相位噪声损坏符号可以从如图1的接收机101中所示的数字前端和均衡器传送至正向/反向DDPLL。相位噪声损坏符号作为DDPLL块中的符号组存储到输入缓冲器301中。
输入缓冲器301向相位旋转器302提供输入,相位旋转器302基于DDPLL中的最新相位估算提供相位旋转。存储在输入缓冲器301中的相位噪声损坏块中的符号可以以正向方向和反向方向两者被播放到相位旋转器302中。具有开始导频符号201a和结束导频符号201n的DDPLL块203可以另选地以已知导频符号201a(即,正向回放)开始或以已知导频符号201n开始(即,反向回放)从输入缓冲器提供给相位旋转器302。
相位旋转器302对接收到的符号应用相位噪声补偿以抵消接收到的信号中的相位旋转。相位噪声补偿由跟踪相位和频率的二阶回路生成。反馈回路303包括硬决策块304、相位估算器305、回路滤波器306和数控振荡器(NCO)307。相位估算器305接收两个输入。一个输入为相位旋转器302的未修改的输出。另一输入来自估算解调符号的硬决策304。硬决策304将相位旋转器302的输出中的符号与相关调制星座进行比较。硬决策块304的输出对应于最接近相位旋转器302的输出中的每个符号的实际点星座点。
相位估算器305基于硬决策304的输入和输出生成相位误差估算。相位估算器305对两个输入进行比较并估算已由相位旋转器302校正的符号与每个符号的预期相位之间的相位差。
相位估算器305的输出在回路滤波器306中被滤波以去除信号带宽之外的噪声。NCO 307累积滤波后的误差估算,并将最新的相位估算作为相位噪声补偿信号提供给相位旋转器302。
当相位旋转器302从输入缓冲器301接收相位噪声损坏符号的正向回放时,从相位旋转器302输出的相位噪声补偿符号被存储到正向输出缓冲器308。当相位旋转器302从输入缓冲器301接收相位噪声损坏符号的反向回放时,从相位旋转器302输出的相位噪声补偿符号被存储到反向输出缓冲器309。输出缓冲器308和309通常具有与输入缓冲器301相同的大小,因为它们存储相同数量的符号时。平均块310然后对正向和反向相位噪声补偿符号进行平均化或组合以生成用于FEC解码器的输入数据。
如图2所示,DDPLL 300在可以跨越若干导频符号的数据块内操作。DDPLL相位在处理每个相位噪声损坏符号块的开始时被复位并在该块内跟踪。可以利用基于块的末尾上的已知导频符号(例如已知导频符号201a或201n)的相位估算来初始化该块的开始相位。在其他实施例中,假设相位相对于窗口为恒定的,则可以基于在导频任一侧的数据符号窗口内的误差量度(诸如最小均方差(MMSE))相位估算来初始化DDPLL的开始相位。
对于每个相位噪声损坏符号块,与已知导频符号相比,DDPLL可以对未知数据符号应用不同的权重,因为已知导频中的相位误差检测将具有更高的可靠性。每个块都具有通过DDPLL 300的正向和反向运行。正向DDPLL运行以按时间在首先发生的导频符号(例如,导频201a)开始,并且反向DDPLL以按时间较晚发生的在相位噪声损坏块的末尾处的导频开始(例如,导频201n)。来自正向和反向DDPLL运行的相位噪声补偿符号被组合以生成该块内的有效的相位噪声补偿样本。在其他实施例中,来自正向和反向DDPLL运行的相位噪声估算在该块内被组合。相位噪声补偿符号可以使用任何适当的方法来组合,诸如简单的逐符号平均化、使用对数似然比(LLR)量度的加权逐符号组合或基于诸如块内的MMSE的误差量度的正向和反向DDPLL运行的加权组合。另选地,误差量度可以确定哪种运行-正向运行还是反向运行生成更精确的相位补偿。然后可以将具有最精确的相位补偿的(正向或反向)运行用作到FEC解码器的输入,而不组合两个运行。
图4为根据一个实施例的DDPLL相位估算器400的框图。DDPLL相位估算器具有两个输入值。输入401(y)为来自相位旋转器的相位噪声补偿样本,其也用作到硬决策块的输入。输入402(x)为由硬决策块输出的硬决策值。函数lm(x·y*)提供相位误差的估算。可选的加权函数w(|x|)可以应用于相位误差估算。加权函数基于硬决策输入(x)的幅值。例如,在使用QAM调制的系统中,较小幅度可能更多地受热噪声的影响,并因此来自它们的相位噪声估算可能不那么可靠。
图5为根据DDPLL的一个实施例的二阶回路滤波器500的框图。到回路滤波器500的输入为相位估算器的输出。高阶滤波501消除了DDPLL带宽之外的噪声,并向组合器502提供相位校正。滤波器501的输出也穿过放大器503和积分器/累积器504以提供频率校正。相位校正和频率校正在502中组合以生成到NCO的输入。
在进一步的实施例中,用户比特可以被加载到具有足够余量的导频符号上,以便于导频相对于数据符号的可靠解码。例如,在针对数据符号使用256QAM调制的系统中,可以使用32或64QAM将数据调制到导频符号上。
图6示出了其中通过FEC解码器迭代上述DDPLL方法的另一实施例。相位噪声损坏符号在第一DDPLL运行601中被清除。来自第一DDPLL运行的相位噪声补偿样本被提供给FEC解码器以用于第一解码602。借助于FEC提供的编码增益,与在DDPLL 601的第一运行中使用的硬决策符号相比,从FEC解码器运行602输出的解码符号具有低得多的误差率。使用来自FEC解码602的解码符号而不是进行硬决策,DDPLL可以第二次运行603(即,第一迭代)。DDPLL硬决策不完全可靠并可能在相位估算中产生误差,这将无意中添加跟踪符号中的相位的误差。
使用解码的符号显著提高了DDPLL的性能。然后将来自第二运行603的DDPLL清除样本发送用于第二FEC解码604。如果FEC解码提高质量,则可以重复该过程以便后续的DDPLL 605和FEC解码606迭代。
在本实施例中,硬决策用于估算和跟踪第一DDPLL运行的相位。FEC解码器用于代替在第二和后续运行中的硬决策。因此,将更可靠的相位噪声补偿符号提供给随后的FEC解码器运行。
应理解,实施例可以与诸如QAM、正交相移键控(QPSK)等任何数字调制方案一起使用。
对于各种实施例,DDPLL可以以不同的方式处理符号块。例如,在一个实施例中,DDPLL可以对相位误差校正进行逐符号校正,并向FEC解码器提供逐符号输出。在另一实施例中,DDPLL可以存储整个块并跨整个块跟踪相位,例如估算待应用于整个块的一个相位误差校正。本实施例可以向FEC解码器提供逐块输出。在替代实施例中,DPPLL可以假设相位误差跨多个符号是恒定的,并且可以使用每隔N个符号来确定由相位旋转器应用的相位误差校正。
图7为示出根据一个实施例的用于校正接收到的信号中的相位误差的方法的流程图。在步骤701中,接收输入符号块。输入符号块以第一导频符号开始并以最后导频符号结束。输入符号块可以被存储至输入缓冲器。输入符号块包括在第一导频符号和最后导频符号之间的未知数据符号,并且也可以包括在第一导频符号和最后导频符号之间的附加导频符号。
在步骤702中,以从第一导频符号开始的正向方向对输入符号块应用相位噪声补偿。在步骤703中,将第一相位噪声补偿符号块存储到第一输出缓冲器。第一相位噪声补偿符号块对应于正向方向输入符号块。
在步骤704中,以从最后导频符号开始的反向方向对输入符号块应用相位噪声补偿。在步骤705中,将第二相位噪声补偿符号块存储到第二输出缓冲器。第二相位噪声补偿符号块对应于反向方向输入符号块。
在步骤706中,组合来自第一和第二相位噪声补偿符号块的关联符号以产生输出符号。可以通过使用诸如逐符号平均化、加权逐符号组合、使用误差量度的加权逐符号组合、使用LLR量度的加权逐符号组合、使用MMSE误差量度的加权逐符号组合的过程组合来自第一和第二相位噪声补偿符号块的关联符号以产生输出符号。另选地,可以通过在第一和第二相位补偿符号块内的关联符号之间选择哪个相位补偿符号更可靠来产生输出符号。
相位噪声补偿信号可以在反馈回路中产生,该反馈回路包括接收相位噪声补偿符号并确定每个接收到的符号的调制星座中的最近点的硬决策模块、在第一输入端接收相位噪声补偿符号并在第二输入端接收来自硬决策模块的输出的相位估算器、耦合至相位估算器的输出端的回路滤波器,以及耦合至回路滤波器的输出端的数控振荡器,该数控振荡器向相位旋转器提供相位噪声补偿信号。
相位噪声补偿信号可以使用下列中一个或多个来产生:每个导频符号的相位噪声误差检测、在整个输入符号块内的相位噪声误差检测,或使用输入符号块中的每隔N个导频符号的相位噪声误差检测。
应用于来自输入符号块的第一接收到的导频符号的初始相位噪声误差补偿可以基于应用于先前输入符号块或应用于先前输入符号块的最后符号的相位噪声误差补偿。
输出符号可以被提供给FEC解码器。来自FEC解码器的解码符号可以用于在一个或多个附加迭代期间以正向方向和反向方向对输入符号块应用相位噪声补偿。
在权利要求的范围内,所述实施例的修改是可能的,并且其他实施例是可能的。
机译: 用于单载波传输的本地振荡器相位噪声跟踪
机译: 用于单载波传输的本地振荡器相位噪声跟踪
机译: 用于单载波传输的本地振荡器相位噪声跟踪