功率转换技术

摘要

一种电源，包括耦合到第一变压器并生成第一波形的第一电流生成器电路和耦合到第二变压器并生成与第一波形异相的第二波形的第二电流生成器电路。第一和第二波形被整流并组合成DC输出信号。电源包括将第一电流生成器电路耦合到第一变压器的第一耦合电路和将第二电流生成器电路耦合到第二变压器的第二耦合电路。

说明书

本申请要求在2015年10月1日提交的美国申请No.14/873,043的权益，该美国申请要求在2014年10月2日提交的美国临时申请序列号No.62/059,067的优先权。

发明背景。

技术领域

所公开的主题一般涉及电源。

背景技术

美国专利No.8,576,592公开了创建具有非常小的波纹的DC功率的各种电源电路。图1示出了在’592专利中公开的低波纹电源的实施例，其还被称为欧拉功率转换器。电源包括连接到桥式整流器14和16的一对变压器10和12。变压器10和12的每个包括中心抽头Vs。桥式整流器14和16的输出在负载18（CI和RL1）处组合。变压器10耦合到由宽带运算放大器24和26驱动的一对FET晶体管20和22。同样，变压器12耦合到由宽带运算放大器32和34驱动的一对FET晶体管28和30。在图1中示出了到运算放大器的输入波形和在变压器10和12的次级绕组处的所得到的波形。输入波形的形状为使得由变压器10和12提供的次级电流波形为90度异相。各次级波形在负载18处组合，以使得所得到的波形提供具有非常小的波纹的DC电源。低波纹移除了针对任何存储电容器的要求，由此允许更少的部件和更小的电源。

输入波形引起用于每个变压器10和12的晶体管相继地接通和关断。例如，当晶体管20导通时，晶体管22断开。同样，当晶体管22导通时，晶体管20断开。当晶体管中的一个最初被关断时，跨变压器的初级绕组的电压将与轨电压Vs组合以使得在晶体管的漏极端子处存在双倍电压。这种高电压要求使用高电压晶体管。将是期望的是降低晶体管的电压要求。

发明内容

一种电源，其包括耦合到第一变压器并且生成第一波形的第一电流生成器电路以及耦合到第二变压器并且生成与第一波形异相的第二波形的第二电流生成器电路。第一和第二波形被整流并组合成DC输出信号。电源包括将第一电流生成器电路耦合到第一变压器的第一耦合电路和将第二电流生成器电路耦合到第二变压器的第二耦合电路。

附图说明

图1是现有技术的电源的示意图；

图2是本发明的电源的实施例的示意图；

图3是电源的替换实施例的示意图；

图4A-图4G是示出电源的各个点处的波形的图形；

图5是电源的另一替换实施例的示意图；

图6是电源的另一替换实施例的示意图；

图7是电源的另一替换实施例的示意图；

图8是具有电压提升能力的电源的示意图；

图9是图8中所示的电源的替换实施例；

图10是示出具有耦合到变压器的调谐电容器的电源的各种波形的图形；以及，

图11是示出具有耦合到变压器的阻抗网络的电源的各种波形的图形。

具体实施方式

公开了一种电源，其包括耦合到第一变压器并生成第一波形的第一电流生成器电路和耦合到第二变压器并生成与第一波形异相的第二波形的第二电流生成器电路。第一和第二波形被整流并组合成DC输出信号。电源包括将第一电流生成器电路耦合到第一变压器的第一耦合电路和将第二电流生成器电路耦合到第二变压器的第二耦合电路。切换电路可以降低在电流生成器电路内的晶体管上的操作电压。具有分离的切换电路和电流生成电路允许两种不同的操作的优化，并且还允许调节控制电路与电流控制电路相关联而不必跨越变压器隔离边界。

参照附图，更特别地通过参考编号，图2示出了本发明的电源100的实施例。电源100包括分别耦合到整流器106和108的变压器102和104。整流器106和108的输出在负载110（C2和RL2）处组合。变压器102和104的每个分别耦合到电流生成器电路112和114以及分别耦合到耦合电路116和118。电流生成器电路112和114包括FET晶体管120、122、124和126以及运算放大器128、130、132和134。耦合电路116和118包括FET晶体管136、138、140和142以及运算放大器144、146、148和150。晶体管136、138、140和142连接到轨电压Vs。

图2示出了用于电流生成电路112和114以及耦合电路116和118的输入波形。输入波形由波形生成器（未示出）生成。输入波形具有相对相位，以使得在一个状态下晶体管122和136导通并且晶体管120和138断开。在该状态下，电流流过导通晶体管122和136以及变压器102的初级绕组。输入波形然后使晶体管120和138接通并且使晶体管122和136关断。变压器处的波形的形状由线性电流控制晶体管120和122限定。由于晶体管136和138连接到轨电压Vs，所以当进行切换时跨断开晶体管的电压为Vs，这是通过图1中所示的现有技术电源中的晶体管所看到的电压的一半。因此，该电路降低了晶体管的电压要求。

电流生成器电路114和耦合电路118以类似的方式操作，其中晶体管126和140导通而晶体管124和142断开，并且然后进行切换以使得晶体管124和142导通并且晶体管126和140断开。输入波形具有相对相位，以使得整流器106和108的输出波形为180度异相。输出在负载110处组合，从而结果是具有小的波纹的DC输出。

该布置具有使其应用变宽的一个另外的方面——变压器的电压控制和电流控制的功能现在已被至少部分地分离开。正是这种实现导致DC-DC转换器中的电流的概念不是借助于电流输出放大器来限定，而是借助于转换器内的控制阻抗并且因此控制欧拉（或ContrEuler）的概念来限定的。

实际上，配置为线性放大器的半导体器件实际上是控制阻抗，因为其确定来自DC供给的电流的流动，但是通常放大和控制这两个方面是混合的。通过把它们分离开来，用以实现DC-DC转换器的其它方式成为可能。

图3示出了电源的替换实施例100’。在该实施例中，电流生成器电路112和114耦合到变压器102’和104’的次级绕组。变压器102’和104’包括初级绕组上的中心抽头。整流器106’和108’的每个包括一对二极管。输入波形被示出并且具有相对相位，以使得晶体管120、122、124、126、136、138、140和142以关于图2描述的相同方式进行切换。次级电路可能具有更低的电压，因而电流生成器电路112和114在电源的次级侧上的放置可能造成更低的电压要求。

虽然在该示例中输入接地和输出接地被示出为共用的，但是不需要是这种情况。开关136、138、140和142控制变压器初级侧的连接。在该示例中，为了简单而利用推挽式切换示出了中心抽头的初级，但是替代地可以使用半桥或全桥来移除针对中心抽头的需要并降低开关上的电压要求。

因此，在其中电压可能更低的变压器的次级上实现系统电流控制。附加地，对于电流控制电路而言可能更有利的是处在变压器的与输出电压调节电路相同的侧上。

图4A-图4G示出了电源100’的各种波形。初级侧FET晶体管136和138的漏极处的电压被连同通过次级侧控制晶体管120和122的电流一起绘制。此外，示出了变压器102中的总的初级侧电流。还绘制了控制晶体管120和122的漏极电压以及输出电压波纹。感兴趣的是晶体管120和122的电流控制FET漏极电压。跨120、122、124和126的电压贯穿操作周期而保持为低。这意味着非常低电压的FET可以被使用，被针对线性控制特性而不是高电压切换特性而优化。然而，FET的电压额定值将必须为使得它们可以应对在递送到负载的实际输出电压与从输入电压和变压器匝数比确定的优化电压之间的任何失配。跨控制晶体管的低电压也导致对于DC-DC转换处理而言的高效率。

在该特定示例中，输出为负的DC电压，从而可以使用N沟道FET。输出电压本质上是无波纹的，其中理想的变压器和整流器甚至没有任何输出平滑电容器或滤波器。在实际的组件的情况下，波纹仍然极其低，在本示例中，使用仅1.1 uF的总有效电容，针对38V/110W输出而共计<0.1％。

每一变压器的两个电流控制FET（例如120和122）的漏极电流被相加在一起以产生总的控制电流波形（因为这些漏极电流是并行的）。然而，这仅是一种特定实现，用于说明次级侧控制元件从图2的基本电路的扩展。替代地，可以使用仅一个FET，该一个FET被适当地驱动以限定升余弦控制电流。

可以看到系统电流具有所期望的特性——升余弦次级电流被转换为初级中的欧拉电流。初级电压还被看作是方形的并且因此初级侧电路是有效的。

电流控制FET漏极电压也是令人感兴趣的。跨晶体管120/122和124/126的电压贯穿操作周期而保持为低。这意味着非常低电压的FET可以被使用，被针对线性控制特性而不是高电压切换特性而优化。然而，它们的电压额定值将必须为使得它们可以应对在递送到负载的实际输出电压与从输入电压和变压器匝数比确定的优化电压之间的任何失配。跨控制晶体管的低电压还导致对于DC-DC转换处理而言的高效率。

图5是电源的另一替换实施例100’’，其中电流生成器电路112’’和114’’耦合到次级绕组并且每个仅具有一个晶体管120和124以及运算放大器128和132。晶体管120和124将整流器106和108的接地连接到系统接地。输入波形为使得电源以与图3中所示的电源类似的方式操作。输出相位被改变以提供正的输出电压。与图3中所示的电源不同，图5中所示的供给不要求次级绕组中心抽头。

这些示意图中所示的ContrEuler布置集中在信号生成和控制的基本布置上。像这样，来自DC-DC转换器的次级侧的输出采用施加到负载的电流的形式。通常要求很大程度上独立于所施加的负载阻抗的输出电压。为了实现这种负载独立的输出，可以施加电压反馈控制回路，电压反馈控制回路感测输出电压并且生成误差电压以控制电流控制波形的幅度（例如，施加到放大器128和132的输入的电压）。该误差检测和控制回路仅在变压器的次级侧上实现。对于误差信号而言不存在被跨由变压器形成的隔离屏障来传输的需要，因此与常规的DC-DC转换器的控制回路相比，该控制回路可以具有增加的带宽和线性度。

图6是电源的另一替换实施例100’’’，其中整流器106’’和108’’包括开关160。负载108也被定位在电路的初级侧中。如果能量源连接到电路的次级侧，则那么利用对初级侧开关136、138、140和142的控制电压的定时的合适调整，可以在变压器102’和104’的中心抽头处获得无波纹的DC输出。

因此，欧拉实现的该有源整流器版本可以被使用于正向模式以将初级侧上的DC功率源转换为次级侧上的不同电压处的功率源以对次级侧负载供电，或者反之亦然（如果功率源在次级侧上的话）。该特征例如在再生制动应用中是有用的，其中通常对次级侧上的马达施加功率，但是其中在阻断条件下马达有效地变为发电机并且期望的是向初级侧上的电池返回功率。在DC-DC转换的输入侧和输出侧这两者上，在两个方向上的转换都将是无波纹的。

图7示出了电源的另一替换实施例100’’’’，其中耦合电路116’和118’具有附加的FET晶体管170、172、174和176以及运算放大器178、180、182和184。操作类似于图2中所示的电源。晶体管136和172导通，并且晶体管138和170断开，并且然后进行切换，从而晶体管138和170导通，并且晶体管136和172断开。耦合电路118’以相同的方式操作。在本实施例中，变压器切换和电流控制这两者都是在初级侧上执行的。虽然在DC-DC转换器的初级侧上电压经常更高，但是该拓扑的操作模式的动作为使得跨电流控制晶体管120和124出现的电压与初级供给电压相比仍然低得非常多，从而晶体管120和124仍然可以是针对线性电流控制而优化的。当期望最大效率时或者在正是晶体管120和124的漏极电压被控制的情况下，这样的配置可以是有用的。

变压器切换和电流控制这两者都是在初级侧上执行的。虽然在DC-DC转换器的初级侧上电压经常更高，但是该拓扑的操作模式的动作仍然是跨电流控制晶体管120和122出现的电压与初级供给电压相比仍然低得非常多，从而晶体管120和124可以是针对线性电流控制而优化的。

当期望最大效率时或者在正是晶体管120和124的漏极电压被控制的情况下——所有的驱动和控制电路于是都在变压器的初级侧上，这样的配置可以是有用的。

图8示出提供电压提升的电源200的实施例。电源200包括四个放大器级202、204、206和208。每个放大器级包括连接到运算放大器218、220、222、224的充电FET晶体管210、212、214和216和波形生成器226、228、230和232。每个放大器级还包括连接到运算放大器242、244、246和248的放电FET晶体管234、236、238和240以及波形生成器250、252、254和256。放大器级202和204连接到电容器258和260以及二极管对262和264。同样，放大器级206和208连接到电容器266和268以及二极管对270和272。电源200连接到负载274，负载274也连接到接地。在图8中示出由波形生成器生成的波形。波形是异相的。

在操作中，晶体管210导通以使得电容器258被充电到一定电压。然后晶体管210被关断并且晶体管234被接通，从而电容器258对负载274放电。电容器258的输出被添加到轨电压V1以使得附加的电压被施加到负载274，由此提升输出电压。其它放大器级204、206和208以类似的方式操作以使电容器260、266和268充电和放电。放大器级202和204的定时为使得电容器258或260中的一个充电而电容器260或258的另一个放电。同样，放大器级206和208以交替方式使电容器266和268充电和放电。各级202、204、206和208的波形被偏移，从而无波纹的DC输出被提供给负载274。

图9是向负载302提供提升电压的电源300的实施例。电源300包括控制器电路，控制器电路包括FET晶体管304、306、308和310、运算放大器312和314以及波形生成器316和318。控制器电路耦合到电容器320、322、324和326以及二极管对328、330、332和334。电源还包括多个开关336、338、340、342、344、346、348和350。

在操作中，开关338和340导通并且开关336和342断开。晶体管304和306也导通并且限定流入电容器320中的电流的波形。在该状态下，电容器320被充电并且使电容器322放电。然后开关336和342被接通并且开关338和340被关断。晶体管304和306也导通并且再次限定流入电容器322中的电流的波形。在该状态下，电容器320向负载302放电。电容器的电压被添加到轨电压以向负载302提供增加的电压。在该状态期间电容器322被充电。该序列继续，其中电容器320和322交替地充电和放电。电路的右手侧上的晶体管和电路以相同方式操作，其中电容器324和326以交替方式进行充电和放电。由电路的右手侧提供的波形被从由左手电路提供的波形偏移1/4周期，从而存在无波纹的DC输出。

该实施例消除了针对图8中所示的电源所要求的FET晶体管中的一些。如与图8的实施例中所要求的8个运算放大器相对的那样, 图9的实施例还仅要求两个运算放大器。通过利用开关，可以通过单极电流控制器来控制各电容器的充电和放电。此外，所限定的电流对于控制充电和放电周期的器件中的每个而言是相同的，因此使控制电路简化。电流波形也更简单，实际上是偏移正弦波。

图8中所示的基本Eulcap配置包括充电和放电的四个阶段，以便获得无波纹输入和无波纹输出这两者。在这样的操作条件下，可以免除输出存储电容（在理想情况下——在实践中将要求一些电容以便平滑掉由缺陷引起的波纹）。然而，可能存在其中针对其它原因而要求输出存储电容的应用，并且在该情况下，其可能是可接受的，以然后对转换器的固有的输出波纹电流消除性质进行折中并且免除四个阶段中的两个。这将需要消除放大器242和244以及它们的相关联的电容器和二极管。在该被减少的配置的情况下，递送到负载的输出电流将是连续的升余弦波，并且因此将依赖于输出存储以用于平滑到低波纹DC输出。然而，输入电流仍然将保持标准EulCap转换器的固有的无波纹性质。

这种减少运用还可以被进一步采用。如果仅使用放大器218和相关联的二极管和电容器，则那么输入和输出电流这两者都采用升余弦的形式，并且因此将要求电容滤波。然而，与标准的切换电容器设计中固有的电流尖峰相比，波形的谐波含量将是低的，并且因此对于该操作模式仍然具有相当大的益处。

欧拉原理关于效率的限制是由于变压器中的泄漏电感所致的在初级侧方波电压上引起的波纹电压。在图4A-图4G中所示的欧拉波形形状的情况下，这将其自身表现为在方波顶部上的在两倍于方波频率下的反正弦分量。该波纹电流限制了放大器输出在没有消波并因此引入线性损耗的情况下可以摆动得多靠近于接地或轨电压。为了使这些损耗最小化，泄漏电感必须被保持得低，典型地为初级磁化电感的1/2,000至1/10,000。

可以通过包括与变压器初级或次级串联的调谐网络来减小该波纹电压。该调谐网络可以包括单个电容器或更复杂的阻抗元件的网络。该网络的目的是减小在电流控制驱动晶体管的漏极处看到的寄生阻抗，以便减小由变压器寄生阻抗（诸如泄漏电感）和欧拉电流引起的电压下降。

如果使用单个电容器，则电容器被调谐成与泄漏电感部分地谐振以部分地抵消波纹电压。由于欧拉波形不是正弦波，所以利用单个电容器完全消除波纹是不可能的，但是可以获得足够的波纹减少，以使得驱动晶体管中的耗散显著减少。

利用更复杂的调谐网络（其可以例如包括与变压器初级或次级串联放置的、跨并联电阻器/电容器的串联调谐LC网络），可以进一步减少波纹。

调谐网络可以被用于最小化用于给定变压器及其泄漏电感的系统中的功率损耗，或者用于降低针对驱动晶体管中的给定的可接受损耗的泄漏电感要求。

图10图示了样本波形。V（P1）表示欧拉的第一相的初级电压，V（P2）表示第二相的初级电压。I（P1）和I（P2）是相应的初级电流波形。在相位1电路中，已经利用适当地选择的电容器实现了波纹的部分消除，而在相位2电路中，不使用这样的电容。总的电压波纹上的减少是清楚的。

在相位1电路中，已经利用适当地选择的电容器实现了波纹的部分消除，而在相位2电路中，不使用这样的电容。可以看到的是存在总的电压波纹上的减少。

图11示出利用与变压器初级串联放置的更复杂的阻抗网络而可能的进一步的波纹减少。该网络包括串联的电容器和与进一步的电阻器和进一步的电容器并联放置的电感器。如在图10的情况下那样，V（P1）表示具有波纹减少网络的第一相的初级电压，并且V（P2）表示没有波纹减少网络的第二相。观察到甚至更大的波纹减少效果。

虽然调谐电容已被描述为与变压器的（多个）初级绕组串联，但是替代地可以在次级侧上使用适当地设定大小的电容。

借助于部分地解谐于寄生元件的波纹减少的该原理也可以与图8中所示的实施例一起采用。在这种情况下，可以将小的电感器与电容器258、260、266和268中的每个串联放置，以减少在控制晶体管输出处的波纹电压。利用电容器的合适选择，该电感器可能被实现为电容器本身的固有寄生电感。如果不是这样的话，则电感可能被构造为PCB线圈。如在基于欧拉变压器的方法的情况下那样，可以通过采用更复杂的阻抗网络利用EulCap来实现进一步的波纹减少。

虽然已经描述并在随附附图中示出某些示例性实施例，但是要理解的是，这样的实施例仅仅是本宽泛发明的说明而不是在本宽泛发明上的限制，并且本发明不限制于所示出和描述的具体构造和布置，因为对于本领域普通技术人员来说可以想到各种其它修改。