自适应宽频率范围的频率计算方法及频率计

摘要

本发明公开了一自适应宽频率范围的频率计，分频模块用于对输入信号进行分频后分别输入到后级FPGA，FPGA用于对分频后的信号进行计数，并对所有输入通道进行判决，选择最合适的通道作为最终频率值；FPGA还连接有外部时钟，所述外部时钟是时基精度<0.1ppm的有源温补晶振，外部时钟信号通过FPGA的内部PLL模块倍频到200MHz作为FPGA的采样时钟。本发明还公开了自适应宽频率范围的频率计算方法。无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度；另外，本发明包含多种自适应频率范围的频率计数方案，方便客户使用。