应用于AES与Camellia密码算法的可重构S盒电路结构

摘要

本发明提供的应用于AES与Camellia密码算法的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。本发明通过复用复合域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和Camellia S盒运算的可重构功能。复合域乘法逆的复用可以大大减少了电路面积，同时合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。