两个晶体管的带隙基准电路、集成电路及其形成方法

摘要

一些实施例涉及两个晶体管的带隙基准电路。第一晶体管包括第一源极、第一漏极、分离所述第一源极和所述第一漏极的第一体区、以及第一栅极。所述第一漏极和所述第一栅极耦合至DC电源端。第二晶体管包括第二源极、第二漏极、分离所述第二源极和所述第二漏极的第二体区、以及第二栅极。第二栅极耦合至所述DC电源端，并且第二漏极耦合至第一源极。体偏置电路配置为将体偏压施加至所述第一体区和所述第二体区中的至少一个。其他实施例涉及FinFET器件。本发明还提供了集成电路及其形成方法。