一种基于对称零面积梯形成形的数字脉冲幅度分析器

摘要

本发明涉及一种基于对称零面积梯形成形的数字脉冲幅度分析器，包括依次连接的ADC、反褶积器、梯形合成器和对称零面积梯形合成器。本发明基于广泛应用的梯形成形算法，合成对称零面积梯形，该成形算法使得基线能够恢复稳定，实现对称零面积梯形采用差分递推方程形式算法，减少了卷积运算中需要的大量乘法运算，并能够实时输出运算结果，消除了系统的测量死时间。

说明书

技术领域

本发明涉及数字信号处理领域，具体涉及一种基于对称零面积梯形成形的数字脉冲幅度分析器。

背景技术

信号波形的数字化，是指利用ADC将时间连续、幅度连续的模拟信号进行时间采样和幅度量化，得到时间离散、幅度离散的数字信号。

在脉冲幅度的提取与分析中，传统的单极性成形方法的一个周期内积分面积不为零，成形后的基线会随着脉冲信号的基线变化而变化，基线漂移会导致核谱仪系统能量分辨率下降，因此采用基线恢复和基线扣除的方法去除基线的影响。数字基线恢复就是采用数字信号处理算法对基线进行最优估计，然后从提取的幅度信号中扣除基线，以此得到真正意义上的核脉冲信号幅度。

零面积滤波器为幅度估计滤波器与基线估计滤波器之和。通过将脉冲幅度估计的最优化滤波器的权函数与基线估计的最优化滤波器的权函数相加，得到最优零面积滤波器。该方法本身对基线漂移具有免疫性，能够进行基线恢复和基线自动扣除，但不能同时兼顾到弹道亏损补偿与幅度提取。

梯形成形滤波算法是核信号滤波成形的常用方法，该方法的实现能够提高系统时间和能量分辨率，也使得后续的幅度提取和峰堆积处理变得比较容易进行。

目前，双极性的三角形成形方法用于堆积矫正，但它并不是零面积的成形方法，所以不能稳定基线波动且脉冲堆积时基线下冲会很大。

零面积的双极性梯形利用梯形平顶的形状来判断中子和伽马信号，同时由于它的形状为零面积，所以可以用于基线恢复，但如果其基线波动较大时，双极性梯形的基线会产生偏移，使得梯形的两极幅值产生较大偏差，所以只适用于基线波动较小的直流偏移情况。

目前，现有技术中产生数字脉冲幅度分析器的方法为单极性成形方法和双极性零面积成形方法，但他们存在以下问题：

(1)单极性成形方法:

由于传统的单极性成形方法的一个周期内积分面积不为零，成形后的基线会随着脉冲信号的基线变化而变化，产生偏移和波动，且容易受到噪声和温度的影响，因此需要提取成形后的基线进行扣除后才能得到脉冲幅值。此外，如果出现成形堆积在一起的情况，只能提取到堆积前的基线，而堆积在后面的成形的基线变化将不能被提取到。因此需要设计基线恢复器及基线估计器才能准确提取脉冲信号的幅度值，但基线恢复器会带来额外的噪声，而基线估计器往往无法准确计算基线值，从而影响能谱分辨率。

(2)双极性零面积成形方法：

双极性零面积成形方法虽然能够进行基线恢复和基线自动扣除，但由于它不是对称的成形方法，所以双极性的正负两极只能扣除其相应一侧的基线。当基线波动较大时，因其扣除的基线不同将产生幅值偏差较大的正负两极幅值。

发明内容

本发明所要解决的技术问题是提供一种基于对称零面积梯形成形的数字脉冲幅度分析器，基于广泛应用的梯形成形，合成对称零面积梯形，使得基线能够恢复稳定。

本发明解决上述技术问题的技术方案如下：一种基于对称零面积梯形成形的数字脉冲幅度分析器，包括依次连接的ADC、反褶积器、梯形合成器和对称零面积梯形合成器，

所述ADC，用于对模拟信号采样，转换成数字脉冲序列信号；

所述反褶积器，用于去掉所述数字序列信号指数拖尾，形成单位脉冲信号；

所述梯形合成器，用于对所述单位脉冲信号进行合成为波形为梯形的信号；

所述对称零面积梯形合成器，用于对所述波形为梯形的信号进行合成为形状为对称零面积梯形的信号。

本发明的有益效果是：本发明基于广泛应用的梯形成形，用对称零面积梯形合成器，使得基线能够恢复稳定，在对称零面积梯形合成器中采用的递推算法，实现了信号的时移操作和加法器实现积分运算，减少了卷积运算需要的大量乘法运算，并能够实时运算输出结果和消除系统的测量死时间。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述对称零面积梯形合成器包括两个级联的延迟累加器，每个延迟累加器包括由移位寄存器构成的延迟器和累加器。

采用上述进一步方案的有益效果是：可降低系统中存在的高频噪声，提高系统能量分辨率。

另外，本发明还提供了以上所述的数字脉冲幅度分析器的成形方法，包括步骤：

(1)ADC采样模拟核信号，并将其转换成数字脉冲序列信号，同时将所述数字脉冲序列信号传输给反褶积器；

(2)反褶积器接收所述数字脉冲序列信号，并去掉所述数字脉冲序列信号的指数拖尾，形成单位脉冲信号，同时将所述单位脉冲信号传输给梯形合成器；

(3)梯形合成器接收所述单位脉冲信号，并对所述单位脉冲信号进行合成为波形为梯形的信号，同时将所述波形为梯形的信号传输给对称零面积梯形合成器；

(4)对称零面积梯形合成器接收所述波形为梯形的信号，并对所述波形为梯形的信号进行合成为形状为对称零面积梯形的信号。

进一步，采用对称零面积梯形合成器合成对称零面积梯形信号的具体方法为：所述对称零面积梯形合成器采用时域差分方程的递推算法，将双极性梯形信号延时一个梯形周期后和原双极性梯形信号进行相减所得，在一个周期内具有对称性且积分面积为零，能够进行基线恢复。

附图说明

图1为本发明的数字脉冲幅度分析器原理框图；

图2为本发明的数字梯形成形对衰减的指数脉冲信号处理过程图；

图3为本发明的对称零面积梯形成形的差分方程递推原理图；

图4为本发明的对称零面积梯形成形的基线恢复原理；

图5为本发明的对称零面积梯形成形的基线自动扣除技术原理框图；

图6为本发明的对称零面积梯形成形的FPGA逻辑实现框图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，一种基于对称零面积梯形成形的数字脉冲幅度分析器，包括依次连接的ADC、反褶积器、梯形合成器和对称零面积梯形合成器，首先模拟的核信号先经过高速ADC数字化后再进行数字信号处理，数字的核信号需要先反褶积去掉指数拖尾成为一个单位脉冲信号，然后对单位脉冲信号进行对称零面积梯形合成，由于合成系统的输入是单位脉冲信号，所以对称零面积梯形成形的输出就是脉冲成形系统的传递函数h_X[n]。

其中，对称零面积梯形合成器包括两个级联的延迟累加器，每个延迟累加器包括由移位寄存器构成的延迟器和累加器，可降低系统中存在的高频噪声，提高系统能量分辨率。

如图2和图3所示，对称的零面积梯形成形算法采用时域差分方程的递推形式，其递推公式如下：

v[n]＝s[n]-a·s[n-1]

p[n]＝v[n]-v[n-l]

q[n]＝p[n]-p[n-l-m]

r[n]＝r[n-1]+q[n]

x[n]＝x[n-1]+r[n]

y[n]＝x[n]-x[n-2l-m]

z[n]＝y[n-2l-m]-y[n]

l＝等腰梯形的斜边点数；

m＝梯形的平顶点数，m＝0时为对称的零面积三角形成形；

由于递推算法可以实时运算得出计算结果，有利于减少乘法运算和数据存储量并提高运算速度。

由图4的分析结果可以看出，对称的零面积梯形成形的传递函数，可以在一次积分以及两次积分后的面积均为零，因此基线都能够得到恢复稳定且没有直流偏移，它能够有效的消除脉冲信号基线的直流偏移的和动态变化。

如图5所示为本发明设计的基线自动扣除技术原理框图，梯形成形的平顶(flat-top，FT)、左侧基线(baseline left,BLL)和右侧基线(baseline right,BLR)在图中进行了标注。双极性梯形成形相当于把梯形成形延时一个梯形周期之后再和原梯形相减所得。双极性梯形的左侧梯形平顶值为梯形成形的平顶减去梯形左侧的基线(FT-BLL)，右侧梯形平顶值为梯形成形的平顶减去梯形右侧的基线(FT-BLR)。对称的零面积梯形成形是将双极性梯形信号再延时一个梯形周期后和原双极性梯形信号进行相减所得。在三个梯形中间的梯形平顶值为原梯形成形的平顶分别减去两侧基线后的和，相当于梯形成形的平顶减去其平顶的正下方基线。即使两侧基线相差较大，也能够通过两侧小梯形来平衡中间的大梯形的方式来减小中间梯形的基线波动。

如图6所示对称零面积梯形成形的FPGA逻辑实现框图，递推差分方程形式的对称零面积算法能够很容易的在FPGA中实现。算法使用了存储器实现信号的时移操作和加法器实现积分运算，这样减少了卷积运算需要的大量乘法运算，并能够实时运算输出结果和消除系统的测量死时间。

另外，本发明还提供了以上所述的数字脉冲幅度分析器的成形方法，包括步骤：

(1)ADC采样模拟核信号，并将其转换成数字脉冲序列信号，同时将所述数字脉冲序列信号传输给反褶积器；

(2)反褶积器接收所述数字脉冲序列信号，并去掉所述数字脉冲序列信号的指数拖尾，形成单位脉冲信号，同时将所述单位脉冲信号传输给梯形合成器；

(3)梯形合成器接收所述单位脉冲信号，并对所述单位脉冲信号进行合成为波形为梯形的信号，同时将所述波形为梯形的信号传输给对称零面积梯形合成器；

(4)对称零面积梯形合成器接收所述波形为梯形的信号，并对所述波形为梯形的信号进行合成为形状为对称零面积梯形的信号。

其中，采用对称零面积梯形合成器合成对称零面积梯形信号的具体方法为：所述对称零面积梯形合成器采用时域差分方程的递推算法，将双极性梯形信号延时一个梯形周期后和原双极性梯形信号进行相减所得，在一个周期内具有对称性且积分面积为零，能够进行基线恢复。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。