首页> 中国专利> 一种PCB Cavity设计区域的制作工艺

一种PCB Cavity设计区域的制作工艺

摘要

本发明实施例适用于PCB生产技术领域,提供了一种PCB Cavity设计区域的制作工艺。PCB Cavity设计区域的制作工艺包括如下步骤:a、在Cavity设计区域的位置定深成型出回型槽;b、通过镭射将所述回型槽底部的打通至最上层的绝缘板下表面;c、在回型槽内曝光的最底层的铜箔层壁上通过影像转移及显影蚀刻生产铜垫;d、通过PTH电镀在回型槽的槽壁上镀铜;e、将回型槽的中间部分成型掉,从而形成内壁有铜、底部无铜的局部凹陷。本发明在Cavity设计区域位置的局部凹陷内壁有铜能够使外部的铜箔层与内部的铜箔层导通,局部凹陷的底部无铜能够确保其上方高频区域不受信号传输的影响。

著录项

  • 公开/公告号CN106852029A

    专利类型发明专利

  • 公开/公告日2017-06-13

    原文格式PDF

  • 申请/专利权人 竞华电子(深圳)有限公司;

    申请/专利号CN201710205390.X

  • 发明设计人 李志先;石红桃;

    申请日2017-03-31

  • 分类号H05K3/42;H05K3/46;

  • 代理机构深圳市恒申知识产权事务所(普通合伙);

  • 代理人王利彬

  • 地址 518104 广东省深圳市宝安区沙井镇新沙路西段东塘工业区竞华电子

  • 入库时间 2023-06-19 02:35:50

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2018-12-14

    授权

    授权

  • 2017-07-07

    实质审查的生效 IPC(主分类):H05K3/42 申请日:20170331

    实质审查的生效

  • 2017-06-13

    公开

    公开

说明书

技术领域

本发明属于PCB(Printed Circuit Board印制电路板)生产技术领域,尤其涉及一种PCB Cavity(局部凹陷)设计区域的制作工艺。

背景技术

高濒板在normal(普通)材料与loss(高频)材料传输中,普通材料会造成一定的延时,因此,客户要求高濒板需使用高频材料,但因成本原因及技术要求,则出现normal材料与loss材料混压的设计,上层为高频要求使用的高频材料,而高频区域下方的normal材料会被去掉,去掉的区域为cavity区域,部分客户要求该cavity区域要在壁上设计有铜,在底部设计无铜,以满足高速高频信号的传输要求,而目前暂无相关制作工艺。

发明内容

本发明实施例所要解决的技术问题在于提供一种满足高速高频信号的传输要求的PCB Cavity设计区域的制作工艺。

本发明实施例是这样实现的,提供一种PCB Cavity设计区域的制作工艺,所述PCB由多个铜箔层与多个绝缘基板交替层叠而成;所述PCB Cavity设计区域的制作工艺包括如下步骤:

a、在Cavity设计区域的位置定深成型出回型槽;

b、通过镭射将所述回型槽的深度精确打通至最上层的绝缘板下表面;

c、在回型槽内曝光的最底层的铜箔层壁上通过影像转移及显影蚀刻生产铜垫;

d、通过PTH电镀在所述回型槽的槽壁上镀铜;

e、将所述回型槽的中间部分成型掉,形成内壁有铜、底部无铜的局部凹陷。

进一步地,在所述步骤a与b中,当回型槽定深至与最上层的绝缘板下表面距离为2-4mil时,再利用镭射打掉。

进一步地,在所述步骤d中,通过光刻工艺进行光刻掩模之后,以一定深度进行蚀刻形成所述局部凹陷。

进一步地,在步骤a之前,首先对PCB板进行钻孔。

进一步地,对钻孔进行PTH电镀,使钻孔内壁镀铜。

本发明实施例与现有技术相比,有益效果在于:本发明在Cavity设计区域位置精确定深成型出回型槽,并在回型槽内曝光的最底层的铜箔层上形成铜垫,然后在回型槽的槽壁上通过PTH电镀镀铜,使回型槽槽壁镀上的铜便于与铜垫连接,最后将回型槽的中间部分成型掉,从而形成内壁有铜、底部无铜的局部凹陷,局部凹陷的内壁有铜能够使外部的铜箔层与内部的铜箔层导通,局部凹陷的底部无铜能够确保其上方高频区域不受信号传输的影响。

附图说明

图1是本发明实施例提供的钻完孔后的PCB剖面示意图;

图2是图1中的PCB定深成型出回型槽后的剖面示意图;

图3是图2中的PCB定深成型出回型槽底部经过镭射之后的剖面示意图;

图4是图3中的回型槽槽壁经过PTH电镀之后的剖面示意图;

图5是将图4中的回型槽中间部分成型掉之后的剖面示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。

如图1所示,为钻完孔后的PCB剖面示意图,如图2至图5所示,为本发明实施例是PCB Cavity设计区域的制作工艺流程示意图。该PCB由多个铜箔层1与多个绝缘基板2交替层叠而成;在PCB Cavity设计区域的制作工艺之前,首先对PCB进行钻孔。该PCB Cavity设计区域的制作工艺包括如下步骤:

a、在Cavity设计区域的位置通过定深机定深成型出回型槽3;回型槽3的宽度以1mm为优,深度以客户要求为准。

b、当回型槽3定深至与最上层的绝缘板2下表面距离为2-4mil时,通过镭射将回型槽3的深度精确打通至最上层的绝缘板2下表面。

c、在回型槽3内曝光的最底层的铜箔层1壁上通过影像转移及显影蚀刻生产铜垫4。

d、通过PTH(plated through holeb板子通孔)电镀在回型槽3的槽壁上镀铜5以及对钻孔内壁镀铜5,便于回型槽3槽壁上的铜5与铜箔层1壁上的铜垫4连接,形成导通。

e、通过光刻工艺进行光刻掩模之后,以一定深度进行蚀刻,将回型槽3的中间部分成型掉,形成内壁有铜、底部无铜的局部凹陷30。

综上所述,PCB Cavity设计区域的制作工艺是在Cavity设计区域位置精确定深成型出回型槽3,并在回型槽3内曝光的最底层的铜箔层1上形成铜垫4,然后在回型槽3的槽壁上通过PTH电镀镀铜5,使回型槽3的槽壁镀上的铜5便于与铜垫4连接,最后将回型槽3的中间部分成型掉,从而形成内壁有铜、底部无铜的局部凹陷30。该局部凹陷30的内壁有铜5能够使底层的铜箔层1与内部的铜箔层1导通,局部凹陷30的底部无铜能够确保其上方高频区域不受信号传输影响。

以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号