基于校验节点懒惰串行分层调度的LDPC译码算法

摘要

本发明涉及一种基于校验节点懒惰串行分层调度的LDPC译码算法，采用了基于校验节点置信度的懒惰串行分层调度算法，其基于FPGA平台进行实现。具体是：该译码算法在执行串行分层调度算法的过程中，如果某个校验函数节点的置信度大于某一门限值，则该校验函数节点被置为懒惰节点，不参与后续的迭代译码过程，依此达到降低LDPC码译码算法的复杂度、减少译码器延时和功耗的效果。对于DVB‑S2中的LDPC译码器，该算法最多可将延时和功耗降低45.39%，并可降低LDPC码的误码平层，该算法特别适用于低功耗和高速通信场合。