一种适用于高频应用的硅基微显示列选驱动方法及驱动电路

摘要

一种适用于高频应用的硅基微显示列选驱动方法及其驱动电路，列选驱动电路包括SR锁存器，反相器，带置位功能的D触发器组。所述SR锁存器的输出端VP1接反相器的输入，反相器的输出VP2接D触发器组的输入端，D触发器组的第一个D触发器DFF1置位端SET接SR锁存器中的与非门NAND1的一个输入端。电路利用带置位功能的D触发器，使用输入行同步信号HS的低电平置位，结合SR锁存器1和D触发器组实现列选信号的产生。本发明列选驱动电路能避免芯片中窄脉冲的出现，能够实现在高频时产生稳定的列选信号。

说明书

技术领域

本发明涉及一种微电子及显示技术，尤其是一种硅基微显示芯片的列选驱动方法及驱动电路，具体地说是一种适用于高频应用的硅基微显示列选驱动方法及驱动电路。

背景技术

微显示技术是显示技术领域的一个分支，它在便携式显示应用方面具有巨大的优势。而且低功耗是其快速增长的强大动力，所以其未来的应用会更加市场化。微显示技术主要包括硅基液晶（LCoS）微显示和硅基有机发光二极管(OLED)微显示。LCoS微显示属于反射式显示技术，已经在各种投影和近眼显示中得到了实现并已取得了重大进展。与LCoS技术相比，OLED是主动发光，不再需要背光源会极大降低系统的功耗；而且它可以实现柔性显示。 无论哪一种微显示，都是以硅片作为驱动背板， 其中硅基显示驱动芯片上可以集成行列控制电路、像素电路、带隙基准以及其它功能模块。其中列选驱动电路，产生列选择信号，从而可以选通每一列像素，使每一列像素对应的开关打开，把相应的像素驱动电压传输到每一列像素。图1是一种现有的硅基微显示列选驱动电路图，图2是现有的硅基微显示列选驱动电路的时序图。图1所示电路的连接关系如下：D触发器DFF1_1的信号输入端D接行同步信号HS，D触发器DFF1_1的时钟输入端接像素时钟PCLK，D触发器DFF1_1的置位端SET接置位信号SET1，D触发器DFF1_1的复位端CLR接复位信号CLR1； D触发器DFF2_1的信号输入端D接D触发器DFF1_1输出端Q0_1，D触发器DFF2_1的时钟输入端接像素时钟PCLK，D触发器DFF2_1的置位端SET接置位信号SET1，D触发器DFF2_1的复位端CLR接复位信号CLR1；D触发器DFFn_1的信号输入端D接D触发器DFFn-1_1输出端Qn-1，D触发器DFFn_1的时钟输入端接像素时钟PCLK，D触发器DFFn_1的置位端SET接置位信号SET1，D触发器DFFn_1的复位端CLR接复位信号CLR1；图1所示电路的工作过程如下：置位信号SET1一直为高电平，T <T₁阶段复位信号CLR1为低电平，电路进入复位阶段，T>T₁阶段，CLR1为高电平，电路开始正常工作。在PCLK第一个上升沿之前t2时间内，HS为高电平，DFF1_1在PCLK第一个上升沿触发产生第一列列选信号Q0_1，下一个PCLK上升沿时HS必须为低电平，从而下一个PCLK触发使Q0_1变为低电平，Q0_1接下一个触发器DFF2_1的输入端，在PCLK上升沿依次触发产生第二列列选信号Q1_1，再依次触发产生第n-1列列选信号Qn信号。此电路要求保证在第一个CLK上升沿时HS为高电平，需要行同步信号HS和像素时钟信号PCLK有相位差T₂。同时HS的脉宽需要满足。在高频下，该时间很短，比如100M时，1T_PCLK=10ns，T₂=1ns，T_HS<11ns,如果芯片内部寄生过大，HS信号高电平脉宽较小可能上不去，DFF1_1无法完成触发，导致整个列选电路工作失效。对此，目前尚无好的解决方法。

发明内容

本发明的目的是针对现有的驱动电路存在易出现窄脉冲和信号稳定性差的问题，发明一种适用于高频应用的硅基微显示列选驱动方法，同时提供一种相应的驱动电路。以避免窄脉冲的出现，实现在高频时产生稳定的列选信号。

本发明的技术方案之一是：

一种适用于高频应用的硅基微显示列选驱动方法，其特征是利用带置位功能的D触发器，使用输入行同步信号HS的低电平置位，结合SR锁存器和带置位功能的D触发器组实现列选信号的产生。

所述SR锁存器能根据输入信号置成“1”和“0”状态，SR锁存器包括与非门NAND1和与非门NAND2，与非门NAND1的一个输入端接行同步信号HS，与非门NAND1的另一个输入端接与非门NAND2的输出端；与非门NAND2的一个输入端接带置位功能的D触发器DFF1的输出端Q0，与非门NAND2的另一个输入端接与非门NAND1的输出；所述反相器实现SR锁存器输出端VP1信号的反相；所述带置位功能的D触发器组实现脉冲触发VP2信号；带置位功能的D触发器组包括D触发器DFF1和D触发器DFF2一直到DFFn，D触发器DFF1和D触发器DFF2、D触发器DFFn包括置位端SEL，复位端CLR，信号输入端D，时钟输入端CK；D触发器DFF1的信号输入端D接反相器2的输出VP2，D触发器DFF1的时钟输入端接像素时钟PCLK，D触发器DFF1的置位端SET接与非门NAND1的一个输入端接行同步信号HS，D触发器DFF1的复位端CLR接复位信号CLR1； D触发器DFF2的信号输入端D接D触发器DFF1输出端Q0，D触发器DFF2的时钟输入端接像素时钟PCLK，D触发器DFF2的置位端SET接置位信号SET1，D触发器DFF2的复位端CLR接复位信号CLR1；D触发器DFFn的信号输入端D接D触发器DFFn-1输出端Qn-1，D触发器DFFn的时钟输入端接像素时钟PCLK，D触发器DFFn的置位端SET接置位信号SET1，D触发器DFFn的复位端CLR接复位信号CLR1。

本发明的技术方案之二是：

一种适用于高频应用的硅基微显示列选驱动电路，其特征是它包括SR锁存器（1），反相器（2）和带置位功能的D触发器组（3）；所述SR锁存器（1）的输出端VP1接反相器（2）的输入端，反相器（2）的输出VP2接带置位功能的D触发器组（3）的输入端，带置位功能的D触发器组（3）的第一个D触发器DFF1置位端SET接SR锁存器（1）中的与非门NAND1的一个输入端。

所述的带置位功能的D触发器组包括D触发器DFF1和D触发器DFF2一直到DFFn，D触发器DFF1和D触发器DFF2、D触发器DFFn包括置位端SEL，复位端CLR，信号输入端D，时钟输入端CK；D触发器DFF1的信号输入端D接反相器2的输出VP2，D触发器DFF1的时钟输入端接像素时钟PCLK，D触发器DFF1的置位端SET接与非门NAND1的一个输入端接行同步信号HS，D触发器DFF1的复位端CLR接复位信号CLR1； D触发器DFF2的信号输入端D接D触发器DFF1输出端Q0，D触发器DFF2的时钟输入端接像素时钟PCLK，D触发器DFF2的置位端SET接置位信号SET1，D触发器DFF2的复位端CLR接复位信号CLR1；D触发器DFFn的信号输入端D接D触发器DFFn-1输出端Qn-1，D触发器DFFn的时钟输入端接像素时钟PCLK，D触发器DFFn的置位端SET接置位信号SET1，D触发器DFFn的复位端CLR接复位信号CLR1。

本发明的有益效果是：

（1）本发明的列选驱动电路方案避免了电路在高频应用时的窄脉冲的产生，增强了电路的可靠性。

（2）本发明的驱动方式避免了对输入行同步信号HS和像素时钟信号PCLK有相位差的要求，避免了对HS信号脉冲宽度的要求。

附图说明

图1是现有的硅基微显示列选驱动电路图。

图2是现有的硅基微显示列选驱动电路控制时序图。

图3是本发明的适用于高频应用的硅基微显示列选驱动电路图。

图4是本发明的列选驱动电路的控制时序图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。

如图3-4所示。

一种适用于高频应用的硅基微显示列选驱动电路，它包括SR锁存器1，反相器2，带置位功能的D触发器组3。所述SR锁存器1的输出端VP1接反相器2的输入，反相器2的输出VP2接D触发器组3的输入端，D触发器组3的第一个D触发器DFF1置位端SET接SR锁存器1中的与非门NAND1的一个输入端。电路利用带置位功能的D触发器，使用输入行同步信号HS的低电平置位，结合SR锁存器1和D触发器组3实现列选信号的产生。所述SR锁存器1可以根据输入信号置成“1”和“0”状态，SR锁存器1包括与非门NAND1和与非门NAND2，与非门NAND1的一个输入端接行同步信号HS，与非门NAND1的另一个输入端接与非门NAND2的输出；与非门NAND2的一个输入端接D触发器DFF1的输出端Q0，与非门NAND2的另一个输入端接与非门NAND1的输出。所述反相器2实现SR锁存器1输出端VP1信号的反相。反相器2包括反相器INV1。所述带置位功能的D触发器组3实现脉冲触发VP2信号。D触发器组3包括D触发器DFF1和D触发器DFF2一直到DFFn，D触发器DFF1和D触发器DFF2、 D触发器DFFn包括置位端SEL，复位端CLR，信号输入端D，时钟输入端CK。D触发器DFF1的信号输入端D接反相器2的输出VP2，D触发器DFF1的时钟输入端接像素时钟PCLK，D触发器DFF1的置位端SET接与非门NAND1的一个输入端接行同步信号HS，D触发器DFF1的复位端CLR接复位信号CLR1； D触发器DFF2的信号输入端D接D触发器DFF1输出端Q0，D触发器DFF2的时钟输入端接像素时钟PCLK，D触发器DFF2的置位端SET接置位信号SET1，D触发器DFF2的复位端CLR接复位信号CLR1；D触发器DFFn的信号输入端D接D触发器DFFn-1输出端Qn-1，D触发器DFFn的时钟输入端接像素时钟PCLK，D触发器DFFn的置位端SET接置位信号SET1，D触发器DFFn的复位端CLR接复位信号CLR1。

由驱动电路3可知，本发明的实质是利用带置位功能的D触发器，使用输入行同步信号HS的低电平置位，结合SR锁存器和带置位功能的D触发器组实现列选信号的产生。

下面结合图4，对图3所示电路的工作过程进行详细描述：置位信号SET1一直为高电平，首先，T <T₁阶段复位信号CLR1为低电平，电路进入复位阶段，T>T₁阶段，CLR1为高电平，电路开始正常工作。HS为低电平，使DFF1输出的第一列列选信号Q0为高电平，DFF2输出的第二列列选信号Q1为高电平，VP1为高电平，经过倒相器VP2为低电平，PCLK上升沿时，VP2为低电平，从而触发产生Q0变为低电平，Q0变为低电平RS触发器输出低电平，VP1变为低电平，VP2变为高电平。在下一个PCLK上升沿触发时，VP2为高电平,从而触发Q0变为高电平，Q1变为低电平。Q1接下一个触发器的输入端，在PCLK上升沿依次触发，产生第n-1列列选信号Qn。列选信号Qn和是反相关系，所以列选信号需要高电平脉冲和低电平脉冲均可。

在高频下，比如100M时，1T_PCLK=10ns，本发明只需要HS的脉宽T_HS>1T_PCLK，不需要对行同步信号HS的脉宽做出过窄的限制，也不需要对行同步信号HS和像素时钟信号PCLK提出相位差的要求。避免了电路中行同步信号HS窄脉冲的产生，增强了该电路的可靠性。

本发明不局限于上述实施方式，无论微显示分辨率大小，凡是采用SR锁存器1，反相器2，带置位功能的D触发器组3结构产生列选信号，均应落在本发明保护范围之内。

本发明未涉及部分与现有技术相同或可采用现有技术加以实现。