一种基于滑动窗口时间扩展高精度驯钟方法

摘要

本发明基于滑动窗口时间扩展高精度驯钟方法，设时间扩展窗口大小为N，参考时钟频率f

说明书

技术领域

本发明属于电子测控领域，能够应用于卫星导航定位系统、电力高精度时间同步系统等等。

背景技术

对于基于全球定位系统GPS/北斗的导航定位和高精度授时装置来说，本身晶体钟/原子钟的频率准确度和稳定度对其性能影响很大。如果装置本地频率漂移造成3ns偏差，卫星定位误差就会超过1米。而且频差的影响结果是持续性的，系统实际性能影响更大。

整个卫星空间系统的运行是基于一个受地面控制管理的铯原子钟群，由于铯原子钟频率的稳定性，整个卫星星座系统的频率基准源非常稳定，这是GPS/北斗全球导航系统精确稳定运行的基础。为了达到较好的导航定位性能，地面的卫星接收装置通常采用驯服技术使本地晶体钟/原子钟与GPS/北斗频率一致。

现有的本地晶体钟/原子钟驯服技术主要采用频差测量压控驯服方法，如图1所示。整个本地钟驯服子系统由三个子模块组成：卫星接收模块、频率测量模块和可调校本地钟模块。卫星TOD串口报文每秒会输出准确的时间信息和定位信息，输出的秒脉冲1PPS信号含有卫星频率信息。频率测量模块能够测量出本地钟与卫星星座的频差，然后根据这些信息产生调整电压信号，修正本地钟的频率，从而实现本地钟与卫星星座铯钟频率的一致性。

上述本地钟驯服方法优点是实现了负反馈式的频率跟随，具有一定的精度和频率稳定度，提高了应用系统的定位精度和授时准确度，在大量工业装置和系统中得到应用。但是目前使用该方法也具有如下缺点：

(1)本地钟驯服精度不高，频率稳定度低。由于该方案采用压控方法，估测的频差数据转换成调控电压模拟量，而本地钟压控频率调整曲线不一定是线性的。实际应用中调整频率通常采用目标尝试法，调大了就往小里调一些，调小了就往大里调一些，反复调整修正，使频差逐渐趋向稳定。这种频率驯服机制的时间较长，精度不高。

(2)数字频差测算精度不高。这种基于计数法的频率测量精度受本地钟频率限制。利用一个较高的本地频率对卫星模块的1PPS进行计数，每周期的计数值之间的差异能够反映本地频率与卫星星座频率之间的频差。由于数字电路最高工作频率是有限制的，目前一般为200MHz左右，测量分辨率只有5ns。频差测量精度不高导致最后时钟的驯服精度也不高。

发明内容

发明目的：在现有架构的基础上，提出新方法，提高目前导航定位设备和时间同步装置中本地时钟的驯服方法的精度，从而大幅度提高时间同步装置的授时精度和守时的准确度和稳定性，提高车载导航设备的定位精度，对于工业应用具有重要意义。

本发明要解决的技术问题主要有如下两个：

(1)解决本地时钟和卫星星座时钟之间频差测量精度问题。通常卫星模块输出的信号主要有两个：每秒1个脉冲的1PPS和每秒1帧数据的时间报文TOD。1PPS信号的上升沿反映了每一秒的开始准时刻，而TOD中的年月日时分秒等信息反映了该时刻对应的准确时间。本地配置一个时钟频率源，通常为恒温晶振或原子钟。在现有条件如何精确地测量本地时钟和卫星时钟之间的频差是一个需要解决的关键技术问题。目前文献中提出的基于模拟时间扩展计数法、基于AD变换器的模拟时间-幅度转换法、基于延迟线的时间-数字变换器(TDC)法和基于冲击振荡器的频率游标法等等在这里有的不适用，有的测量精度难以达到预期水平。易于实现的计数法计数分辨率受限于当前数字电路工作频率的极限，在实际应用中难以达到设计精度。本发明利用硬件和软件相结合，采用基于滑动窗口时间扩展测量方法，有效提高了测量精度，较好地解决了这个问题。

(2)解决高精度频率调整问题。目前工业上广泛采用的恒温晶振、铷原子钟大都采用压控技术来进行频率微调。它的输入除了电源，还有一个电压信号输入端子，用来控制微调输出频率。但是这种电压与频率的对应关系不是线性的，对于一个给定的测量出的频差值，换算成一个准确的微调电压值是困难的。因此经常是调过了头反过来再调，造成频率调节不准确、收敛速度慢、频率稳定度差等不良结果。本发明提出了精确频率再生方法，直接合成准确频率，有效的解决了频率调节不准确、收敛速度慢、频率稳定度差的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种基于滑动窗口时间扩展高精度驯钟方法，整个本地时钟驯服子系统是由卫星接收模块、本地时钟、FPGA、MCU+Memory、数模转换DA+滤波组成，本地时钟提供参考时钟频率信号为f₀，最终驯服输出的时钟频率信号为f₁，设时间扩展窗口大小为N，其特征在于：

参考时钟频率信号f₀为FPGA工作主时钟，以1PPS信号上升沿为基准，在FPGA中生成周期性的时隙计数器TSC，计数值从0累加到N-1，然后循环；

每个时隙都关联一个64位计数器，它们在每一个参考时钟频率信号f0的上升沿累加1；

时隙0计数器C64TS0在时隙0开始时开始计数，到下一时隙0结束计数，周而复始；

时隙1计数器C64TS1在时隙1开始计数，在下一个时隙1结束计数，周而复始；

其它时隙计数器工作以此类推；

MCU每秒取出相应时隙的计数值，存入到队列中，队列首元素去除，新数据从尾部加入，窗口下滑1个；对队列窗口中的所有数值利用最小二乘法获得中间均值；这个均值就是测量得到的频差数据；

在FPGA中设计数字DDS电路，根据MCU给出的频差值，生成准确的频率相位数据，这个数据送入数模转换DA，最终生成驯服频率f1。

有益效果：在现有的卫星导航定位系统、高精度授时设备中，普遍采用基于数字频差测量、压控频率微调的本地时钟驯服方法。这种方法的特点是在硬件和软件上易于实现，成本低。但是该方法同时具有频率驯服精度不高(最高仅能达到10-9Hz量级)、反复调整频率收敛速度慢、频率稳定度差的不足，制约着设备的定位和授时精度以及稳定度。

针对现有卫星星座原子钟与本地时钟频差数字测量精度不高的不足，本发明提出基于滑动窗口时间扩展测量方法，在现有硬件和软件技术条件下有效提高了频差测量精度，为提高本地时钟频率驯服精度提供了有力支撑。针现有方案对频率调整过程收敛速度慢、调整精度受限、频率稳定性不高的缺点，本发明提出了基于FPGA的数字DDS方法，直接合成准确频率，频率调节速度快，调整分辨率细精度高，使得整个频率调节过程从负反馈式的频率跟随到频率直接生成，实现了本地时钟驯服的快速、准确和有效。

附图说明

图1为现有技术中的导航/授时装置本地钟驯服方法示意图。

图2为本发明基于滑动窗口时间扩展高精度驯钟方法的系统框图。

图3为本发明实施例的 FPGA频差测量图。

图4为本发明实施例的在FPGA中实现数字DDS示意图。

图5为本发明实施例的MCU中程序流程图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。

本发明公开了北斗/GPS卫星导航定位和高精度授时系统中的一种基于滑动窗口时间扩展高精度驯钟方法。整个本地时钟驯服子系统是由卫星接收模块、本地时钟、FPGA、MCU+Memory、数模转换DA+滤波组成。本地时钟提供参考时钟频率f₀，最终驯服输出的时钟频率为f₁。设时间扩展窗口大小为N，参考时钟频率f₀为FPGA工作时钟，以卫星模块输出的1PPS信号上升沿为基准，在FPGA中生成周期性的时隙计数器TSC，计数值从0累加到N-1，然后循环；每个时隙都关联一个64位计数器，它们在每一个f₀的上升沿累加1，从本帧时隙开始计数，到下帧相应时隙开始结束计数；MCU每秒取出相应时隙的计数值并存入到队列中，队列首元素去除，新数据从尾部加入，窗口下滑；利用最小二乘法做数值滤波并获得中间均值，计算得到卫星模块与本地时钟频率差；在FPGA中设计数字DDS电路，根据MCU给出的频差值，生成准确的频率相位数据，这个数据送入数模转换DA，最终生成驯服频率f₁。本发明时钟驯服精度相对于现有方法能够实现数量级式提升，而且驯服时间短，输出频率稳定，具有重要的应用价值。

本实施例的系统框图如图2所示。整个本地时钟驯服子系统是由卫星接收模块、本地时钟、FPGA、MCU+Memory、数模转换DA+滤波等几部分组成。本地时钟提供参考时钟频率信号为f₀，最终驯服输出的时钟频率信号为f₁。设时间扩展窗口大小为N：

1．参考f0的上升沿，以1PPS信号上升沿为基准，在FPGA中生成周期性的时隙计数器TSC，计数值从0累加到N-1，然后循环。

2．每个时隙都关联一个64位计数器，它们在每一个f0的上升沿累加1。

3．时隙0计数器C64TS0在时隙0开始时开始计数，到下一时隙0结束计数，周而复始。

4．时隙1计数器C64TS1在时隙1开始计数，在下一个时隙1结束计数，周而复始。其它时隙计数器工作类似。

5．MCU每秒取出相应时隙的计数值，存入到队列中，队列首元素去除，新数据从尾部加入，窗口下滑1个。对队列窗口中的所有数值利用最小二乘法获得中间均值。这个均值就是测量得到的频差数据。

6．在FPGA中设计数字DDS电路，根据MCU给出的频差值，生成准确的频率相位数据，这个数据送入DA，最终生成驯服频率f1。

本发明的技术特征有：

1．频差测量精度与窗口大小N相关。测量精度提高的量级约为logN。

2．频差测量速度为每秒1个数值。

3．在FPGA中生成数字DDS电路，根据MCU送入的频差数据，瞬间生成准确的输出频率，对本地时钟实现了快速、准确、稳定的驯服。

1．频差快速循环测量，如图3所示。

利用本地时钟f0，对卫星模块输出的1PPS信号进行计数测量，测量区间为N秒。TS0测量区间从本0时隙开头到下一个0时隙开头结束，TS1测量区间从本1时隙开头到下一个1时隙开头结束，以此类推，如图3所示。每秒都有一个新的测量值，测量速度为每秒1个数值。

2．频差计算(f0=100MHz)。

设测量计算得到的计数均值为P，则每秒相位差为(P/N-100000000)，频率差为。

3．FPGA中数字DDS实现，如图4所示，在FPGA中实现数字DDS示意图。

使用64位频率控制字FTW，在每个f0的上升沿，64位相位累加器ACC累加FTW，取ACC的高8位查正弦表，相应正弦数据输出到DA。

4．图5为本发明的MCU中程序流程图。

初始化变量和数据结构；

1PPS中断是否到来；

读取时隙寄存器；

读取相应时隙测量寄存器；

利用最小二乘法做数值滤波并获得中间均值；

计算频差值；

把频差数据写入FPGA中的数字DDS电路，生成驯服频率；

继续查询下一个1PPS信号，周而复始。

本实施例针对卫星导航和授时设备应用所公开的快速高精度本地时钟驯服方法，能够有效提高导航和授时设备的准确度和稳定度，具有重要的实用价值。

以上所述仅为本发明之较佳实施例而已，并非以此限制本发明的实施范围，凡熟悉此项技术者，运用本发明的原则及技术特征，所作的各种变更及装饰，若无显著技术改变，皆应涵盖于本权利要求书所界定的保护范畴之内。