一种具有低温度漂移系数的跨导运放电路

摘要

本发明涉及到提供低温度漂移特性的跨导运放电路，包括第一、第二晶体管，它们各自的第一端间连接有一对电阻，一对电阻间的互连节点和电源电压间连有主电流源。第三晶体管和第三电流源串联在第一晶体管的第一端和参考电位之间，第一电流输出晶体管的第一端耦合到第三电流源。第四晶体管和第四电流源串联在第二晶体管的第一端和参考电位间，第二电流输出晶体管的第一端耦合到第四电流源。由第一电压跟随电路输出的电压钳制第一晶体管的第一和第二端之间的漏源电压波动，由第二电压跟随电路输出的电压钳制第二晶体管的第一和第二端之间的漏源电压波动。藉由流经第一和第二电流输出晶体管各自的电流来提供一组差分输出电流。

说明书

技术领域

本发明主要涉及工业级的运放电路，确切地说，提出了一种跨导运放电路，至少将差分输入晶体管的漏极和源极间电压基本固定，抑制漏极和源极间电压的二阶效应和避免共模噪声的干扰，藉此实现一种低漂移的跨导运放电路。

背景技术

精度要求高的传统跨导电路(Gm-cell)广泛应用在仪表运放电路中，也还常常应用在跨导滤波器(Gm-C filter)之中，现有的跨导运放电路对高精度要求的工业级的仪表运放来说至少存在以下几个缺陷：当需要实现微伏级别的信号检测时，传统的跨导电路因为对共模抑制比(CMRR)的共模噪声压制不够好，导致跨导电路的精度控制不够。当需要运用仪表运放对微伏级别的各种信号进行放大处理时，传统的跨导电路的线性度控制不够而不足以进行线性放大。传统的跨导电路的经过失配较正后，所含的调制电阻在不同温度下的漂移太大，导致电阻的精度不够(例如无法实现16位的精度)。

在图1所示的跨导运放应用电路中，在理想状态下，分压器R_GAIN和R_FB对输出的一个电压V_OUT进行分压，产生一个反馈电压V_FB。运放GM1的一个输入端接收电压V_IN另一个输入端接地，运放GM1的一对输出端分别耦合到运放GM_D2S的一对输入端。同样运放GM2的一个输入端接收反馈电压V_FB另一个输入端接地，运放GM2的一对输出端分别耦合到GM_D2S的一对输入端，最终在GM_D2S的输出端产生电压V_OUT。因为负反馈的作用，V_OUT＝(Gm1/Gm2)*(1+R_GIAN/R_FB)*V_IN，需要运放GM1和GM2各自的跨导系数Gm1和Gm2相互匹配，而且运放GM_D2S的的跨导Gain_D2S足够高，这种仪表运放广泛用于传感器信号检测、电池容量监控和医疗设备中。由此我们可以知道该公式要求跨导系数十分精确才能符合要求，提供高精度的跨导运放是我们的目的之一。

发明内容

在一个实施例中，本发明披露了一种跨导运放电路：

第一晶体管M₁₁和第二晶体管M₂₁作为一对差分/差动输入对，第一晶体管M₁₁的第一端(如源极)和第二晶体管M₂₁的第一端(如源极)之间连接有一对电阻R_e1～R_e2，图中是以PMOS类型的第一晶体管M₁₁和第二晶体管M₂₁为例；

该一对电阻R_e1～R_e2间相连的一个互连节点N₁和一个电源电压V_DD之间连有一个主电流源I_TO，并且第一晶体管M₁₁的第二端(如漏极)与一个参考电位(如GND)之间连接有一个第一电流源I₁₁，第二晶体管M₂₁的第二端(如漏极)与参考电位之间连接有一个第二电流源I₂₁；

一个第三晶体管M₁₂和一个第三电流源I₁₂串联在第一晶体管M₁₁的第一端和参考电位之间，一个第一电流输出晶体管M₁₃的第一端(如源极)耦合到第三电流源I₁₂，使流经第三晶体管M₁₂和第一电流输出晶体管M₁₃各自的电流均汇流到第三电流源I₁₂；图中是以PMOS类型的第三晶体管M₁₂和NMOS类型的第一电流输出晶体管M₁₃为例；第三晶体管M₁₂的第一端(例如源极)连到第一晶体管M₁₁的第一端，第三晶体管M₁₂的第二端(例如漏极)和第一电流输出晶体管M₁₃的第一端相连，第三电流源I₁₂连接在第三晶体管M₁₂的第二端和参考电位之间；

一个第四晶体管M₂₂和一个第四电流源I₂₂串联在第二晶体管M₂₁的第一端和参考电位之间，一个第二电流输出晶体管M₂₃的第一端(如源极)耦合到第四电流源I₂₂，使流经第四晶体管M₂₂和第二电流输出晶体管M₂₃各自的电流均汇流到第四电流源I₂₂；图中是以PMOS类型的第四晶体管M₂₂和NMOS类型的第二电流输出晶体管M₂₃为例；第四晶体管M₂₂的第一端(例如源极)连到第二晶体管M₂₁的第一端，第四晶体管M₂₂的第二端(例如漏极)和第二电流输出晶体管M₂₃的第一端相连，第四电流源I₂₂连接在第四晶体管M₂₂的第二端和参考电位之间；

一个第一电压跟随电路，由第一电压跟随电路输出的电压钳制第一晶体管M₁₁的第一端和第二端之间的电压V_DS波动；

一个第二电压跟随电路，由第二电压跟随电路输出的电压钳制第二晶体管M₂₁的第一端和第二端之间的电压V_DS波动；

在第一电流输出晶体管M₁₃的控制端施加偏置电压V_B1，在第二电流输出晶体管M₂₃的控制端施加偏置电压V_B2，藉由流经第一、第二电流输出晶体管M₁₃、M₂₃各自的电流来提供一组双端输出电流。

上述的跨导运放电路，所述第一电压跟随电路还包括一个第一运算放大器A1和一个第一驱动晶体管M₁₄以及一个第一有源负载102电路；

第一运算放大器A1的正相端耦合到第一晶体管M₁₁的控制端、第一运算放大器A1的反相端耦合到该第一驱动晶体管的第一端(如源极)，且该第一有源负载102连接在该第一驱动晶体管M₁₄的第二端(如漏极)和电源电压V_DD之间；

第一驱动晶体管M₁₄的第一端同时还耦合到第一晶体管M₁₁的第二端(如漏极)，并且该第一驱动晶体管M₁₄由该第一运算放大器A1输出的电压驱动，也即第一运算放大器A1的输出端连接到第一驱动晶体管M₁₄的栅极控制端。

上述的跨导运放电路，第一运算放大器A1的正相端通过一个电平转换单元101耦合到第一晶体管M₁₁的控制端(或者说电压V_INP通过电平转换单元101进行电压转换后再输送到第一运算放大器A1的正相端)，由电平转换单元101将输入至第一晶体管的控制端的电压V_INP向上或向下偏移一个预定值后再输送到第一运算放大器A1的正相端。

上述的跨导运放电路，包括用于驱动所述第三晶体管M₁₂的第一级放大电路103，第一级放大电路103具有与第一有源负载102电路构成镜像电路的第一负载晶体管(例如晶体管M_103a和晶体管M_103b)，第一级放大电路103还具有连接在第一负载晶体管(M_103a和M_103b)与参考电位(如GND)之间的第五电流源I₁₃；第三晶体管M₁₂的控制端如栅极耦合到第一负载晶体管(M_103a和M_103b)与该第五电流源I₁₃之间相连的一个节点N₂处。图中显示了串接的多个第一负载晶体管中最末位的一个第一负载晶体管(图中是M_103b)的第二端(如漏极)和参考电位之间连接一个第五电流源I₁₃，最末位的一个第一负载晶体管(图中是M_103b)的第二端和第三晶体管M₁₂的栅极连接于一个节点N₂。第五电流源I₁₃连接在节点N₂和参考电位之间。

上述的跨导运放电路，所述第一有源负载102具有串接在电源电压V_DD和该第一驱动晶体管M₁₄的第二端(如漏极)之间的多个第一级联晶体管(例如M_102a和M_102b)；而且串接在一起的多个所述第一级联晶体管(如M_102a和M_102b)的数量和多个所述第一负载晶体管(例如晶体管M_103a和M_103b)的数量一致，并且一个所述第一负载晶体管(如M_103a)对应和一个所述第一级联晶体管(如M_102a)以控制端互连的方式设置，一个所述第一负载晶体管(如M_103b)对应和一个所述第一级联晶体管(如M_102b)以控制端互连的方式设置；以及多个第一级联晶体管(如M_102a和M_102b)中的每一个第一级联晶体管的控制端都连接到它自身的第二端(如M_102a的栅极连到漏极、M_102b的栅极连到漏极)，而且串接的多个第一级联晶体管的首个第一级联晶体管(如M_102a)的第一端连到电源电压但末尾的一个第一级联晶体管(如M_102b)的第二端连到第一驱动晶体管M₁₄的第二端。

上述的跨导运放电路，所述第二电压跟随电路还包括一个第二运算放大器A2和一个第二驱动晶体管M₂₄以及一个第二有源负载202电路；

第二运算放大器A2的正相端耦合到第二晶体管M₂₁的控制端、第二运算放大器A2的反相端耦合到该第二驱动晶体管M₂₄的第一端(如源极)，且该第二有源负载202连接在该第二驱动晶体管M₂₄的第二端(如漏极)和电源电压V_DD之间；

第二驱动晶体管M₂₄的第一端(如源极)同时还耦合到第二晶体管M₂₁的第二端(如漏极)，并且该第二驱动晶体管M₂₄由该第二运算放大器A2输出的电压驱动，即第二运算放大器A2的输出端连接到第二驱动晶体管M₂₄的栅极控制端。

上述的跨导运放电路，第二运算放大器A2的正相端通过一个电平转换单元201耦合到第二晶体管M₂₁的控制端(或者说电压V_INN通过电平转换单元201进行电压转换后再输送到第二运算放大器A2的正相端)，由电平转换单元201将输入至第二晶体管M₂₁控制端的电压V_INN向上或向下偏移一个预定值后再输送到第二运算放大器A2的正相端。

上述的跨导运放电路，包括用于驱动所述第四晶体管M₂₂的第二级放大电路203，第二级放大电路203具有与第二有源负载202电路构成镜像电路的第二负载晶体管(例如晶体管M_203a和晶体管M_203b)，第二级放大电路203还具有连接在第二负载晶体管(M_203a和M_203b)与参考电位(如GND)之间的第六电流源I₂₃；第四晶体管M₂₂的控制端如栅极耦合到第二负载晶体管(M_203a和M_203b)与第六电流源I₂₃之间相连的一个节点N₃处。

上述的跨导运放电路，第二有源负载202具有串接在电源电压V_DD和该第二驱动晶体管M₂₄的第二端(如漏极)之间的多个第二级联晶体管(例如M_202a和M_202b)；而且串接在一起的多个所述第二级联晶体管(如M_202a和M_202b)的数量和多个所述第二负载晶体管(例如晶体管M_203a和M_203b)的数量一致，并且一个所述第二负载晶体管(如M_203a)对应和一个所述第二级联晶体管(如M_202a)以控制端互连的方式设置，一个所述第二负载晶体管(如M_203b)对应和一个所述第二级联晶体管(如M_202b)以控制端互连的方式设置；以及多个所述第二级联晶体管(如M_202a和M_202b)中的每一个第二级联晶体管的控制端都连接到它自身的第二端(如M_202a的栅极连到漏极、M_202b的栅极连到漏极)，而且串接的多个第二级联晶体管的首个第二级联晶体管(如M_202a)的第一端连到电源电压但末尾的一个第二级联晶体管(如M_202b)的第二端连到第二驱动晶体管M₂₄的第二端。

上述的跨导运放电路，电阻R_e1和电阻R_e2的阻值相等。

上述的跨导运放电路，第一晶体管M₁₁和第二晶体管M₂₁是PMOS晶体管，第三晶体管M₁₂和第四晶体管M₂₂是PMOS晶体管，第一电流输出晶体管M₁₃和第二电流输出晶体管M₂₃是NMOS晶体管，第一电压跟随电路的第一驱动晶体管M₁₄以及第二电压跟随电路的第二驱动晶体管M₂₄是NMOS晶体管。

上述的跨导运放电路，在第一有源负载102电路中，Cascode级联晶体管M_102a和M_102b或者更多的级联晶体管是PMOS晶体管，首个晶体管M_102a的第一端(如源极)连接到电源电压V_DD上，后级的第二个晶体管M_102b的第一端(如源极)连接到它前一级的晶体管M_102a的第二端(如漏极)，依此类推，Cascode中最末位的一个晶体管(图中是M_102b)的第二端(如漏极)连到第一驱动晶体管M₁₄的第二端。

上述的跨导运放电路，在第一级放大电路103中，其第一负载晶体管的数量和第一有源负载102中Cascode级联晶体管的数量一致，第一负载晶体管M_103a和M_103b或者更多的第一负载晶体管是PMOS晶体管，首个晶体管M_103a的第一端(如源极)连接到电源电压V_DD上，后级的第二个晶体管M_103b的第一端(如源极)连接到它前一级的晶体管M_103a的第二端(如漏极)，依此类推，串接的多个第一负载晶体管中最末位的一个第一晶体管(图中是M_103b)的第二端(如漏极)和参考电位之间连接一个第五电流源I₁₃，并且最末位的一个晶体管的第二端和第三晶体管M₁₂的栅极连接于一个节点N₂。

上述的跨导运放电路，在第二有源负载202电路中，Cascode级联晶体管M_202a和M_202b或者更多的级联晶体管是PMOS晶体管，首个晶体管M_202a的第一端(如源极)连接到电源电压V_DD上，后级的第二个晶体管M_202b的第一端(如源极)连接到它前一级的晶体管M_202a的第二端(如漏极)，依此类推，Cascode中最末位的一个晶体管(图中是M_202b)的第二端(如漏极)连到第二驱动晶体管M₂₄的第二端。

上述的跨导运放电路，在第二级放大电路203中，其第二负载晶体管的数量和第二有源负载202中Cascode级联晶体管的数量一致，第二负载晶体管M_203a和M_203b或者更多的第二负载晶体管是PMOS晶体管，首个晶体管M_203a的第一端(如源极)连接到电源电压V_DD上，后级的第二个晶体管M_203b的第一端(如源极)连接到它前一级的晶体管M_203a的第二端(如漏极)，依此类推，串接的多个第二负载晶体管中最末位的一个第二负载晶体管(图中是M_203b)的第二端(如漏极)和参考电位之间连接一个第六电流源I₂₃，并且最末位的一个第二负载晶体管(图中是M_203b)的第二端和第四晶体管M₂₂的栅极连接于一个节点N₃。第六电流源I₂₃连接在节点N₃和参考电位之间。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是采用高精度跨导电路的仪表运放的基本原理。

图2是跨导电路的基本结构示意图。

图3是将差分输入晶体管的漏极和源极间电压基本固定住的跨导电路。

图4是图3的跨导电路的一种实现方案。

具体实施方式

参见图2，是一个跨导电路(Gm-cell)的示意图。

参见图2，PMOS类型的第一晶体管M₁₁和PMOS类型的第二晶体管M₂₁作为一对差动输入对，第一晶体管M₁₁的第一端如源极和第二晶体管M₂₁的第一端如源极之间串联连接有一对电阻R_e1和R_e2，电阻R_e1和R_e2之间互连的节点为N₁，一个电源电压V_DD和节点N₁之间连接有一个主电流源I_TO。输入电压V_INP输入至第一晶体管M₁₁的栅极，输入电压V_INN输入至第二晶体管M₂₁的栅极。

参见图2，第一晶体管M₁₁的第二端如漏极与一个参考电位之间连接有一个第一电流源I₁₁，参考电位例如是地电位GND或者更低的负电压V_SS，第二晶体管M₂₁的第二端如漏极与参考电位之间连接有一个第二电流源I₂₁。

参见图2，NMOS类型的第三晶体管M₁₂连接在第一晶体管M₁₁的第一端和参考电位之间，第三晶体管M₁₂的第一端如源极连接到参考电位而第二端则连接到第一晶体管M₁₁的源极。NMOS类型的第一电流输出晶体管M₁₃的第一端如源极连接到参考电位，第一电流输出晶体管M₁₃的栅极和第三晶体管M₁₂的栅极互连，因此第三晶体管M₁₂和第一电流输出晶体管M₁₃构成电流镜，定义流经第一电流输出晶体管M₁₃的电流为I_ON，则流经第三晶体管M₁₂的电流和I_ON成倍数的比例关系，控制流经第三晶体管M₁₂的电流就相当于可以控制I_ON的大小。

参见图2，NMOS类型的第四晶体管M₂₂连接在第二晶体管M₂₁的第一端如源极和参考电位之间，第四晶体管M₂₂的第一端如源极连接到参考电位而第二端则连接到第一晶体管M₁₁的源极。NMOS类型的第二电流输出晶体管M₂₃的第一端如源极连接到参考电位，第二电流输出晶体管M₂₃的栅极和第四晶体管M₂₂的栅极互连，因此第四晶体管M₂₂和第二电流输出晶体管M₂₃构成电流镜，流经第二电流输出晶体管M₂₃的电流为I_OP，则流经第四晶体管M₂₂的电流和I_OP成倍数的比例关系，控制流经第四晶体管M₂₂的电流就相当于可以控制I_OP的大小。

从整体上来分析图2的跨导电路(Gm-cell)，差分输入的电压V_INP和V_INN会由跨导电路产生一组双端差分输出的电流I_ON和I_OP，并且I_ON和I_OP之间差值Δi_out满足：

Δi_out＝((V_INP+V_gs1)-(V_INN+V_gs2))/(2*R_e)；

函数中参数V_gs1是第一晶体管M₁₁的栅极-源极间电压，参数V_gs2是第二晶体管M₂₁的栅极-源极间电压，参数R_e是电阻R_e1和R_e2的阻值大小。如果V_gs1＝V_gs2则Gm＝1/(2*R_e)是跨导电路的跨导计算公式。由此可知Gm的线性度特性和漂移特性就完全由R_e的物理特性决定，电阻R_e1和R_e2采用好的薄膜电阻(如硅铬合金材质电阻)可以做到16位的线性度而且低的温度漂移。

按照晶体管的饱和电流I_D＝μ*C_OX*(W/L)*[(V_GS-V_TH)V_DS-1/2*V²_DS]，毫无疑虑会发现V_gs1和V_gs2的值受到多个参数的掣肘，这体现在：第一电流源I₁₁和第二电流源I₂₁的电流大小、第一晶体管M₁₁的漏极-源极间电压V_DS1大小和第二晶体管M₂₁的漏极-源极间电压V_DS2大小、第一晶体管M₁₁和第二晶体管M₂₁晶体管各自的宽长比W/L、尤其是漏极-源极间电压V_DS1和V_DS2的二阶效应，都严重影响高精度的线性Gm值。再者，由于超级跟随电路强制通过第一晶体管M₁₁的电流等于第一电流源I₁₁的电流，和强制通过第二晶体管M₂₁的电流等于第二电流源I₂₁的电流，可能会导致环路放大倍数不足而引起增益误差(Gain>11的V_DS1变化或者M₂₁的V_DS2变化的情形，会使跨导电路的共模抑制比(CMRR)性能变差。

参见图3，是一个改进型的跨导电路(Gm-cell)的示意图，旨在改善上文提及的精度和线性度及漂移的问题，并提高电路内部的环路放大倍数及改善共模抑制比。

参见图3，第一晶体管M₁₁和第二晶体管M₂₁作为一对差分/差动输入对，第一晶体管M₁₁的第一端如源极和第二晶体管M₂₁的第一端如源极之间连接有一对电阻R_e1～R_e2，图中是以PMOS类型的第一晶体管M₁₁和第二晶体管M₂₁为例。

参见图3，该一对电阻R_e1～R_e2间相连的一个互连节点N₁和一个电源电压V_DD之间连有一个主电流源I_TO，并且第一晶体管M₁₁的第二端如漏极与一个参考电位(参考电位可以是负电位VSS或者地电位GND)之间连接有一个第一电流源I₁₁，第二晶体管M₂₁的第二端如漏极与参考电位之间连接有一个第二电流源I₂₁。

参见图3，第三晶体管M₁₂和第三电流源I₁₂串联在第一晶体管M₁₁的第一端和参考电位之间，第一电流输出晶体管M₁₃的第一端如源极耦合到第三电流源I₁₂，使流经第三晶体管M₁₂的电流和第一电流输出晶体管M₁₃的电流I_ON汇流到第三电流源I₁₂，也即这两个晶体管的电流之和等于第三电流源I₁₂的电流值。在图3中，是以PMOS类型的第三晶体管M₁₂和NMOS的第一电流输出晶体管M₁₃为例。具体而言，第三晶体管M₁₂的第一端如源极连到第一晶体管M₁₁的第一端，第三晶体管M₁₂的第二端如漏极和第一电流输出晶体管M₁₃的第一端相连，第三电流源I₁₂连在第三晶体管M₁₂的第二端和参考电位之间。

参见图3，第四晶体管M₂₂和第四电流源I₂₂串联在第二晶体管M₂₁的第一端和参考电位之间，第二电流输出晶体管M₂₃的第一端如源极耦合到第四电流源I₂₂，使流经第四晶体管M₂₂和第二电流输出晶体管M₂₃各自的电流均汇流到第四电流源I₂₂，也即这两个晶体管的电流之和等于第四电流源I₂₂的电流值。在图3中，是以PMOS类型的第四晶体管M₂₂和NMOS的第二电流输出晶体管M₂₃为例。具体而言，第四晶体管M₂₂的第一端如源极连到第二晶体管M₂₁的第一端，第四晶体管M₂₂的第二端如漏极和第二电流输出晶体管M₂₃的第一端相连，第四电流源I₂₂连在第四晶体管M₂₂的第二端和参考电位之间。

参见图3，本申请提出了使用一个第一电压跟随电路100的方案，藉由第一电压跟随电路100输出的电压施加在M₁₁的漏极处，利用第一电压跟随电路100输出的电压钳制第一晶体管M₁₁的第一端和第二端之间的漏-源电压V_DS1大幅度波动，将漏-源电压V_DS1设置在一个合理的第一预设电压范围内，由于V_DS1具有最优值，所以摈弃了上文提及的因为V_DS1变化引起的二阶效应。

参见图3，第一电压跟随电路100包括第一运算放大器A1和驱动晶体管M₁₄及第一有源负载102电路。虽然第一运算放大器A1的正相端可直接耦合到第一晶体管M₁₁的控制端来接收V_INP，但是较佳的，我们采用第一运算放大器A1的正相端通过一个电平转换单元(Level>11的控制端的方案，或者说电压V_INP通过电平转换单元101进行电压转换后再输送到第一运算放大器A1的正相端，由电平转换单元101将原本输入至第一晶体管M₁₁的控制端的电压V_INP向上或向下偏移一个预定值后再输送到第一运算放大器A1的正相端。此时第一运算放大器A1的反相端耦合到驱动晶体管M₁₄的第一端如源极，且该第一有源负载102电路连接在该驱动晶体管M₁₄的第二端如漏极和电源电压V_DD之间。驱动晶体管M₁₄的第一端如源极同时还连接到第一晶体管M₁₁的第二端如漏极，并且驱动晶体管M₁₄由第一运算放大器A1输出的电压驱动，即第一运算放大器A1的输出端连接到驱动晶体管M₁₄的栅极控制端。流经驱动晶体管M₁₄的电流加上流经第一晶体管M₁₁的电流之和等于第一电流源I₁₁的电流值。

参见图3，跨导电路还包括用于驱动第三晶体管M₁₂的第一级放大电路103，第一级放大电路103在驱动晶体管M₁₄的漏极处撷取一个电压作为自身放大的激励源。同时参见图4所示的第一级放大电路103与第一有源负载102的范例。必须阐明的是，图3中第一有源负载102只要是有源负载电路皆可但不一定必须是图4的具体电路架构，同样图3中第一级放大电路103只要从第一电压跟随电路100中撷取到放大激励信号即可所以不一定必须是图4的具体电路架构，图4仅仅是作为范例阐明发明精神的例子。

参见图4，第一有源负载102具有串接在电源电压V_DD和驱动晶体管M₁₄的第二端如漏极之间的多个Cascode级联晶体管(如M_102a和M_102b)。Cascode级联晶体管是PMOS类型的晶体管，任意后一级的晶体管的第一端连到相邻前一级晶体管的第二端，并且首个晶体管的第一端连接到电源电压。例如晶体管M_102a和M_102b或者更多的级联晶体管串联，串接在一起的多个级联晶体管中的首个晶体管M_102a的第一端如源极连接到电源电压V_DD上，后一级的第二个晶体管M_102b的第一端如源极连接到它前一级的晶体管M_102a的第二端如漏极，依此类推，Cascode中最末位的一个晶体管(图中是M_102b)的第二端如漏极连到驱动晶体管M₁₄的第二端如漏极。

参见图4，第一级放大电路103具有与第一有源负载102电路构成镜像电路的负载晶体管，例如第一级放大电路103包括晶体管M_103a和晶体管M_103b，还包括连接在负载晶体管(M_103a和M_103b)与参考电位(如GND/VSS)之间的第五电流源I₁₃，其中第三晶体管M₁₂的控制端如栅极耦合到负载晶体管(M_103a和M_103b)与该第五电流源I₁₃之间相连的一个节点N₂处，放大电路103可加大环路放大倍数，减少Gain>

参见图4，第一有源负载102中串接的多个级联晶体管(如M_102a和M_102b)的数量和第一级放大电路103中多个串接的负载晶体管(如M_103a和M_103b)的数量一致，并且一个负载晶体管(如M_103a)对应和一个级联晶体管(如M_102a)以栅极控制端互连的方式设置成镜像电路，同样负载晶体管M_103b对应和一个级联晶体管M_102b以栅极互连的方式设置成镜像电路。以及多个级联晶体管中至少设置一个晶体管(如M_102a)的控制端如栅极连接到它自身的第二端如漏极(也连到M_102b的第一端如源极)，另一个晶体管(如M_102b)的控制端如栅极连接到它自身的第二端如漏极(也连到驱动晶体管M₁₄的第二端如漏极)，此时由于负载晶体管M_103a和级联晶体管M_102a的栅极互连所以M_103a的栅极自然也连到晶体管M_102a的第二端如漏极，其他的级联晶体管如M_102b的控制端对应连到它自身的第二端，负载晶体管M_103b和级联晶体管M_102b的栅极互连所以晶体管M_103b的栅极自然也连到晶体管M_102b的第二端如漏极。

参见图3，作为差动电路的另一半相对的部分，本申请还提出了使用一个第二电压跟随电路200的方案，藉由第二电压跟随电路200输出的电压施加在M₂₁的漏极处，利用第二电压跟随电路200输出的电压钳制住第二晶体管M₂₁的第一端和第二端之间的漏-源电压V_DS2大幅度波动，将漏-源电压V_DS2设置在一个合理的第二预设电压范围内，同样由于V_DS2具有最优值，所以不会产生上文提及的因为V_DS2变化引起的二阶效应。

参见图3，第二电压跟随电路200包括第二运算放大器A2和驱动晶体管M₂₄及第二有源负载202电路。虽然第二运算放大器A2的正相端可直接耦合到第二晶体管M₂₁的控制端来接收V_INN，但是较佳的，我们采用第二运算放大器A2的正相端通过一个电平转换单元(Level>21的控制端的方案，或者说电压V_INN通过电平转换单元201进行电压转换后再输送到第二运算放大器A2的正相端，由电平转换单元201将原本输入至第二晶体管M₂₁的控制端的电压V_INN向上或向下偏移一个预定值后再输送到第二运算放大器A2的正相端。此时第二运算放大器A2的反相端耦合到驱动晶体管M₂₄的第一端如源极，且该第二有源负载202电路连接在该驱动晶体管M₂₄的第二端如漏极和电源电压V_DD之间。驱动晶体管M₂₄的第一端如源极同时还连接到第二晶体管M₂₁的第二端如漏极，并且驱动晶体管M₂₄由第二运算放大器A2输出的电压驱动，也即将第二运算放大器A1的输出端连接到驱动晶体管M₂₄的栅极控制端。其中流经驱动晶体管M₂₄的电流加上流经第二晶体管M₂₁的电流之和等于第二电流源I₂₁的电流值。

参见图3，跨导电路还包括用于驱动第四晶体管M₂₂的第二级放大电路203，第二级放大电路203在驱动晶体管M₂₄的漏极处撷取一个电压作为放大功能的激励源。同时参见图4所示的第二级放大电路203与第二有源负载202的范例。必须阐明的是，图3中第二有源负载202只要是有源负载电路皆可但不一定必须是图4的具体电路架构，同样图3中第二级放大电路203只要从第二电压跟随电路200中撷取到放大激励信号即可所以不一定必须是图4的具体电路架构，图4仅仅是作为范例阐明发明精神的例子。

参见图4，第二有源负载202具有串接在电源电压V_DD和驱动晶体管M₂₄的第二端如漏极之间的多个Cascode级联晶体管(如M_202a和M_202b)。Cascode级联晶体管是PMOS类型的晶体管，任意后一级的晶体管的第一端连到相邻前一级晶体管的第二端，并且首个晶体管的第一端连接到电源电压。例如晶体管M_202a和M_202b或者更多的级联晶体管串联，串接在一起的多个级联晶体管中的首个晶体管M_202a的第一端如源极连接到电源电压V_DD上，后一级的第二个晶体管M_202b的第一端如源极连接到它的前一级的晶体管M_102a的第二端如漏极，依此类推，Cascode中最末位的一个晶体管(图中是M_202b)的第二端如漏极连到驱动晶体管M₂₄的第二端如漏极。

参见图4，第二级放大电路203具有与第二有源负载202电路构成镜像电路的负载晶体管，例如第二级放大电路203包括晶体管M_203a和晶体管M_203b，还包括连接在负载晶体管(M_203a和M_203b)与参考电位(如GND/VSS)之间的第六电流源I₂₃，其中第四晶体管M₂₂的控制端如栅极耦合到负载晶体管(M_203a和M_203b)与该第五电流源I₂₃之间相连的一个节点N₃处，放大电路203可加大环路放大倍数，减少Gain>

参见图4，第二有源负载202中串接的多个级联晶体管(如M_202a和M_202b)的数量和第二级放大电路203中多个串接的负载晶体管(如M_203a和M_203b)的数量一致，并且一个负载晶体管(如M_203a)对应和一个级联晶体管(如M_202a)以栅极控制端互连的方式设置成镜像电路，同样负载晶体管M_203b对应和一个级联晶体管M_202b以栅极互连的方式设置成镜像电路。以及多个级联晶体管中至少设置一个晶体管(如M_202a)的控制端如栅极连接到它自身的第二端如漏极(也连到晶体管M_202b的第一端如源极)，此时由于负载晶体管M_203a和级联晶体管M_202a的栅极互连所以M_203a的栅极自然也连到晶体管M_202a的第二端如漏极，其他的级联晶体管如M_202b的控制端对应连到它自身的第二端，负载晶体管M_203b和级联晶体管M_202b的栅极互连所以晶体管M_203b的栅极自然也连到M_202b的第二端如漏极。

参见图3，电阻R_e1和电阻R_e2的阻值相等。

参见图3，第一晶体管M₁₁和第二晶体管M₂₁是PMOS晶体管，第三晶体管M₁₂和第四晶体管M₂₂是PMOS晶体管，第一电流输出晶体管M₁₃和第二电流输出晶体管M₂₃是NMOS晶体管，第一电压跟随电路100的驱动晶体管M₁₄以及第二电压跟随电路200的驱动晶体管M₂₄是NMOS晶体管。

参见图4，第一级放大电路103和第二级放大电路203中的各个晶体管都是PMOS类型的晶体管，以及第一有源负载102和第二有源负载202中的各个晶体管都是PMOS类型的晶体管。

对于跨导运放电路而言，作为差分输入对的第一晶体管M₁₁和第二晶体管M₂₁分别接收电压V_INP和V_INN，而作为电流提供端口的第一电流输出晶体管M₁₃和第二电流输出晶体管M₁₃各自流出/吸取的电流I_ON和I_OP来提供一组双端输出电流。

新的跨导电路的优势在于：第一、用简单的电平转移电路(Level Shifter模块)和输入电压跟随电路，可以把差分输入对管的漏源电压设在最优值，去掉由漏源电压变化形成的二阶效应，Gm系数的线性度和温度漂移就仅仅只由阻值R_e的物理特性决定，只要选择好的薄膜电阻(如SiCr材料)就可以做到高精度(如16位)的线性度而且低的温度漂移。第二、是由在超级跟随电路基础上再引进一级放大电路，可以加大环路放大倍数和减少的增益误差(Gain>

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。