一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法

摘要

本发明涉及一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法，属于系统单粒子软错误可靠性评估技术领域。本发明的方法基于XDL网表信息中硬件资源构建下的电路节点和对应的信号间级联信息，提出了对电路节点间信号级联信息的级联前向搜索解析方法，构建系统中电路节点间的有向传播拓扑关系，完成了在不同类型硬件资源间的电路信号传播关系分析；同时，根据XDL网表文件所反映出的电路连接与控制配置位信息关联，本发明的方法提出配置信息匹配法则，解析并构建电路节点在资源映射下的内部信号传输关系输路径，完成特定类型的硬件资源下的电路信号传播关系分析。

说明书

技术领域

本发明涉及一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法，属于系统单粒子软错误可靠性评估技术领域。

背景技术

当前，在航天应用的电子设备单机系统中，以Xilinx SRAM型FPGA作为核心器件构建的数字信号处理类单机应用十分广泛。但是由于单粒子效应将对SRAM型FPGA的配置存储位产生影响，进而可造成FPGA各资源中电路信号的连接关系产生错误，影响电路系统的功能。因此，基于此类可编程逻辑器件的单机系统开展了单粒子软错误可靠设计的评估研究，其中将涉及构建电路信号的传播模型，获取信号间的传播拓扑关系，进而用于计算系统软错误可靠性评估指标。

当前，关于信号拓扑关系构建的方法研究是采用RTL级网表的分析方法，其分析结果只能提供基本单元逻辑层的时序信号拓扑关系，无法有效表征出单粒子效应对可编程逻辑电路中的影响及传播过程。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法。

本发明的技术解决方案是：

一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法，步骤包括：

(一)第一阶段，设计准备阶段；

根据用户对信号传播拓扑关系应用范围的设计需求，可对VHDL工程设计文件按照系统顶层功能模块和其它层级的vhd功能模块划分，从而完成功能模块的输入、输出端口信号提取，并生成各功能模块的综合映射后的XDL网表文件；

步骤1：定义功能模块代码段；功能模块代码段包括以关键字library为标志的库引用部分、以关键字entity为标志的实体部分和以关键字architecture为标志的结构体部分；

步骤2：导入电路系统的VHDL工程设计文件，按照VHDL工程设计文件在ISE工具中的层级划分关系，分别获取顶层及其它各层级功能模块及对应代码段以及对应功能模块的输入输出信号端口名；

步骤2-1：输入电路系统的VHDL工程设计文件，通过ISE工具识别各层级功能模块；

步骤2-2：按照以功能模块代码段(关键字library为标志的库引用部分、以关键字entity为标志的实体部分和以关键字architecture为标志的结构体部分)的格式代码划分功能模块，依次将划分后的功能模块代码段保存于对应的新vhd文件中，新vhd文件以功能模块代码段中实体(entity)名命名，则新生成的vhd文件为原FPGA工程的功能模块，vhd文件的文件名为对应的功能模块名；

步骤2-3：根据生成的功能模块，以port接口定义获取对应功能模块的输入信号端口名和输出信号端口名；

步骤3：根据用户对信号传播拓扑关系应用范围的设计需求，选择对应的功能模块，在ISE工具中完成综合映射，首先生成ncd文件，随后调用ISE的ncd2xdl命令生成XDL网表文件。

(2)第二阶段，网表文件解析

步骤4：完成电路节点级联前向搜索解析；

搜索解析的方法为：以功能模块的步骤2-3获取的输入信号端口名命名的电路节点开始，按照步骤3生成的XDL网表文件中的信息，依次获取电路节点之间输入和输出信号级联关系，直至功能模块的步骤2-3获取的输出信号端口名命名的节点为止，实现不同类型配置资源下电路节点间的信号传播关系分析。其中，电路节点表示步骤3生成的XDL网表文件中以“inst”关键字定义的信息，以“inst”关键字定义的信息为所调用FPGA的Slice、Block RAM或者IOB资源所组成的电路结构体，该电路节点间的信号传播关系后续可用于分析信号因单粒子软错误，电路节点的软错误出错率计算。

步骤4-1：由XDL网表文件构造功能模块的有向逻辑电路图，有向逻辑电路图定义为G(V₁,E)，XDL网表文件中“inst”电路节点即为V₁代表有向图中的端点，“net”包含了逻辑电路图中电路节点之间的有向信号传输连线信息，存储于E中；E代表电路节点的有向传输连线集合；

步骤4-2：基于XDL网表文件中以“inst”定义的电路节点以及所包含的电路连接关系的配置位信息，将所有可能发生单粒子效应的节点集合定义为V₁；针对可能发生单粒子效应的节点以“inst”为电路节点关键字、以“inst”后的字母信息作为电路节点名，存储于V₁中，从而获得遍历集合V₁{n_i,1≤i≤N}，其中，n_i为第i个电路节点名，N为V₁遍历得到的所有电路节点数目；

步骤4-3：对于第i个电路节点，构件级联前向搜索解析方法找到当前电路节点名为n_i在电路中所能达到的所有节点，实现过程如下：

步骤4-3-1：搜索XDL网表文件中“inst”关键字，并以其后的字母信息定义为第i个电路节点的节点名n_i，1≤i≤N，将n_i信息存入V₁；

步骤4-3-2：在XDL网表文件中搜索以关键字“net”起始的字段信息，其中包含当前输出电路节点名和下一级级联输入电路节点名，以及对应电路节点输出信号名和输入信号名，构建电路节点有向传输链表结构图，链表结构图中包括电路节点i的电路节点名n_i、电路节点输出信号名outpin、后续级联有向电路节点名XX、YY、Yy；XX电路节点的输入信号名aa、输出信号名aa`，YY电路节点的输入信号名bb、输出信号名bb`，Yy电路节点的输入信号名Bb、输出信号名Bb`；当前电路节点对下一级级联电路节点输出信号的扇出数k、t；模块输出电路节点名O及输入信号名inpin；

步骤4-3-3：根据步骤4-3-2构建的传输链表结构图解析电路节点信息，如果当前电路节点i输出信号只对应唯一下一级联电路节点输入信号名，则表示电路节点i信号输出单扇出到下一级级联输入信号的电路节点，跳转到步骤4-3-4继续搜索电路节点；如果当前电路节点i输出信号输出扇出数大于等于2到两个以上的下一级级联输入信号的电路节点，跳转到步骤4-3-5继续搜索电路节点；

步骤4-3-4：针对电路节点输出信号单扇出情况，将已确定的下一级级联电路节点名所关联的电路节点定义为第i+1个级联电路节点(i<i+1≤N)，并把电路节点信息存入V₁，并将电路节点有向信号传输信息保存到E中，直到电路节点搜索到信息为O/inpin结束，跳转步骤4-4；否则，重复步骤4-3-2～步骤4-3-3；

步骤4-3-5：针对电路节点输出信号扇出数情况，按照扇出数分别建立多路径信号传输连线，同时根据不同传输连线搜索后续电路节点，将已确定的当前下一级级联电路节点名所关联的电路节点重复定义为第i+1个级联电路节点(i<i+1≤N)，把电路节点名信息存入V₁，把不同扇出的电路节点有向信号传输信息保存到E中，直到电路节点搜索到信息为O/inpin结束，跳转步骤4-4；否则，重复步骤4-3-2～步骤4-3-3；

步骤4-4：根据传输链表结构图中的有效传输信息得到G(V₁,E)的拓扑排序，即可构造出功能模块的电路节点前向电路传输拓扑关系；

步骤5：制定配置信息匹配法则，解析网表电路节点内部信号传输信息，即根据各电路节点内部结构调用Slice、Block RAM、IOB的不同资源，以及XDL网表文件中电路节点下的关键字“cfg”所含内容的配置位信息进行匹配，实现在特定类型的电路节点配置资源下的信号传播关系分析。该传输关系后续可用于电路节点内部信号因单粒子软错误，进行电路节点软错误出错率的分析计算。

步骤5-1：匹配法则1，电路节点映射资源信息匹配。解析XDL网表文件中“inst”包含信息，其对应电路节点名、配置资源和资源所在器件中放置的位置。不同的电路节点可能对应其它如Slice、Block RAM资源；

步骤5-2：匹配法则2，逻辑电路单元信号线选择传输信息匹配。基于步骤5-1，在电路节点内部搜索以“cfg”为关键字包含的配置位信息，该信息为电路节点在对应映射资源下控制各电路逻辑单元输入信号和输出信号的传输选择；

步骤5-3：匹配法则3，电路信号传输控制配置位解析匹配。基于步骤5-2，按字段搜索包含“*＊：：*＊”符号位信息，“：：”符号前信息表示电路的逻辑单元名，等同于XilinxFPGA器件内部资源中对逻辑电路单元名称命名规则；“：：”符号后信息表示电路逻辑单元的控制位选择，如果赋值为“#OFF”表示未配置该电路逻辑单元控制位，其它赋值则对应逻辑单元的信号传输控制配置位，在不同资源下，电路节点完成控制位配置信息匹配下的内部信号传输关系输路径的构建；

步骤5-4：依据步骤5-1～5-3，结合FPGA资源内部逻辑单元及信号传输线控制位分布，获取电路节点内部由Slice、IOB和Block RAM等资源结构组成的电路信号传输关系构建。

(3第三阶段：分布式信号拓扑关系构建

步骤6：根据步骤4到步骤5对于XDL网表文件信息解析，构建从电路节点间到电路节点内部的分布式电路信号传播拓扑关系，实现电路系统在不同配置资源类型间以及配置资源内部的时序逻辑关系映射；同时，配置资源内部的控制信号传输配置位直接与FPGA单粒子敏感位相关联，可真实描述单粒子软错误在电路信号中的传输过程。

步骤6-1：基于步骤4对XDL网表文件解析，对G(V₁,E)进行电路节点之间前向信号传输拓扑关系排序，获取FPGA功能模块的电路节点间信号传输拓扑关系。电路节点间的连接关系表示为：电路节点AND0/ex_value的输出端口YQ为当前信号输出端，并按照前向级联分别输入到电路节点NOR6/ex_value的F4和G2端口；

步骤6-2：基于步骤5对XDL网表文件解析，对电路节点的配置资源映射，获取内部电路信号传输拓扑关系，得到电路节点内时序逻辑电路的信号传输拓扑关系图。

步骤6-3：根据步骤6-1和步骤6-2，能够获取分布式信号传播拓扑关系，并对其进行内外级联，从而获取整个电路功能模块或系统的信号传输拓扑关系。

有益效果

(1)本发明是基于Xilinx公司的ISE工具对FPGA工程进行综合映射后XDL网表文件，提出一种用于单粒子软错误故障传播分析的分布式信号拓扑关系构建方法，通过该网表中电路节点之间以及电路节点内部所涵盖的信号级联信息进行分布式电路互联关系的信息解析，从而获取电路系统中在以Slice、Block RAM、IOB为主要映射资源构建的时序逻辑电路信号传播拓扑关系。

(2)本发明的方法突出了信号传播拓扑与器件底层资源架构结合的关系，同时基于XDL网表文件将器件单粒子翻转敏感位与电路信号传播拓扑关系相关联，从而结合单粒子效应的工作机理表征出电路信号在系统中的传播过程，进而后续可用于提升电路系统的单粒子软错误可靠性分析精度，指导系统单粒子软错误防护设计。

(3)本发明的方法完成了电路节点间和电路节点内部的分布式电路信号传播拓扑关系构建，从而实现复杂的时序逻辑电路与不同资源类型之间的耦合和关系转换，获取电路系统的信号传播拓扑关系。

(4)本方法从单粒子翻转对可编程逻辑电路敏感性出发，通过借助综合后的网表及反馈的电路资源映射关系，以电路节点级联前向搜索解析和配置信息匹配法则解析网表信息，构建特定电路硬件资源配置关系的信号逻辑连接拓扑关系，用于帮助提升单粒子软错误在系统可靠性分析精度，指导系统防护设计。

(5)本发明基于XDL网表文件，提出了一种与器件底层架构结合的时序逻辑电路信号传输拓扑关系分布式构建方法，可用于提升系统单粒子软错误仿真测试可靠性分析。

(6)本发明的基于单粒子敏感位的控制位配置信息匹配法则，完成对硬件配置资源的内部电路信号传输拓扑关系构建。

(7)本发明的电路节点间级联前向搜索解析方法，完成不同硬件配置资源类型间的电路信号传输拓扑关系耦合。

(8)本发明的方法设计对象针对SRAM型FPGA及其它相似结构的可编程逻辑器件，方法具备一定普适性。

(9)本发明的方法基于XDL网表信息中硬件资源构建下的电路节点和对应的信号间级联信息，提出了对电路节点间信号级联信息的级联前向搜索解析方法，构建系统中电路节点间的有向传播拓扑关系，完成了在不同类型硬件资源间的电路信号传播关系分析；同时，根据XDL网表文件所反映出的电路连接与控制配置位信息关联，本发明的方法提出配置信息匹配法则，解析并构建电路节点在资源映射下的内部信号传输关系输路径，完成特定类型的硬件资源下的电路信号传播关系分析。

附图说明

图1为本发明的方法流程示意图；

图2为功能模块的格式代码段的组成示意图；

图3为实施例中Virtex 4FPGA的XDL网表文件；

图4为实施例中电路节点级联前向搜索解析方法流程图；

图5为实施例中电路节点有向传输链表结构图；

图6为实施例中XDL网表文件电路节点资源信息调用结构图；

图7为实施例中Virtex-4Slice资源内部逻辑单元与信号传输线控制位分布图；

图8为实施例中电路节点的前向电路传输拓扑关系图；

图9为实施例中基于Slice资源电路节点构造的前向电路示意图；

图10为实施例中电路节点cnt<0>的XDL网表文件控制配置位信息图；

图11为实施例中电路节点cnt<0>内部信号传播路径图；

图12(a)为实施例中分频电路的VHDL设计代码图；

图12(b)为实施例中XDL网表文件电路连接信息图；

图13为实施例中分频电路的前向电路节点拓扑关系图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

实施例

整个方法的架构组成如图1所示，主要分为三个阶段，分别为：

(1)第一阶段：设计准备

根据用户对信号传播拓扑关系应用范围的设计需求，可对VHDL工程设计文件按照系统顶层功能模块和其它层级的vhd功能模块划分，从而完成功能模块的输入、输出端口信号提取，并生成各功能模块的综合映射后的XDL网表文件。

步骤1：描述功能模块代码段，功能模块按照如图2的三个结构体部分组成。

步骤2：导入VHDL工程设计文件，按照工程在ISE工具中的层级划分关系，分别获取顶层及其它各层级功能模块及对应代码段。

步骤2-1：输入VHDL工程设计文件，通过ISE工具识别各层级功能模块；

步骤2-2：按照图2的格式代码划分功能模块，可依次将划分后的功能模块代码保存于对应的新vhd文件中，新vhd文件以功能模块代码段中实体(entity)名命名，则新生成的vhd文件为原FPGA工程的功能模块，vhd文件的文件名为对应的功能模块名；

步骤2-3：根据生成的功能模块，以port接口定义获取对应功能模块的输入输出信号端口名。

步骤3：根据用户对信号传播拓扑关系应用范围的设计需求，选择对应的功能模块，在ISE工具中完成综合映射，首先生成ncd文件，随后调用ISE的ncd2xdl命令生成XDL网表文件。

(2)过程二：网表文件解析

如图4所示，步骤4：完成电路节点间级联前向搜索解析，即以模块的输入信号命名的电路节点开始，对应XDL网表信息，依次获取电路节点之间输入和输出信号级联关系，直至模块的输出信号命名节点为止，实现不同类型配置资源下电路节点间的信号传播关系分析。其中，电路节点表示网表中以“inst”关键字定义的信息，表示所调用FPGA的Slice、Block RAM或者IOB资源所组成的电路结构体。该连接关系后续可用于分析信号因单粒子软错误，电路节点的软错误出错率计算。

步骤4-1：由XDL文件构造模块的有向逻辑电路图定义为G(V₁,E)，图3为典型的XDL文件，其网表中“inst”电路节点即为V₁代表有向图中的端点，“net”包含了逻辑电路图中电路节点之间的有向信号传输连线信息，存储于E中；

步骤4-2：基于电路节点中包含电路连接关系的配置位信息，定义所有可能发生单粒子效应的节点集合为V₁，并以查找“inst”为电路节点关键字，并以“inst”后的字母信息作为电路节点名，存储和获得遍历集合V₁{n_i,1≤i≤N}中的所有电路节点信息，n_i为第i个电路节点名，N为V₁遍历得到的所有电路节点数目。

步骤4-3：对于第i个电路节点，利用级联前向搜索解析方法找到当前电路节点名为n_i在电路中所能达到的所有节点，实现过程如下：

步骤4-3-1：搜索XDL网表文件中“inst”关键字，并以其后的字母信息定义为第i个电路节点的节点名n_i，1≤i≤N，将n_i信息存入V₁；

步骤4-3-2：在网表中搜索以关键字“net”起始的字段信息，如图3所示，图3列出了XDL网表文件中以电路节点名为AND0/ex_value为例的电路节点与其它电路节点输入和输出信号连接关系，显示在“net”为起始字段的信息中，其中包含的当前输出电路节点名和下一级级联输入电路节点名，以及对应电路节点输出和输入信号名，按照如图5构建的信息列表存储电路节点传播拓扑关系。图中n_i/outpin表示电路节点i的电路节点名n_i及输出信号outpin；XX和YY分别表示后续级联有向名电路节点名，aa和aa`则分别相应电路节点的输入和输出信号名，Yy、Bb和Bb`代表的物理含义与之上述相同；k和t则表示当前电路节点对下一级级联电路节点输出信号的扇出数；O/inpin表示模块输出电路节点名O及输入信号inpin；

步骤4-3-3：根据图5构建的传输链表结构图解析电路节点信息，如果当前电路节点i输出信号只对应唯一下一级联电路节点输入信号，则表示电路节点i信号输出单扇出到下一级级联输入信号的电路节点，跳转到步骤4-3-4继续搜索电路节点；如果当前电路节点i输出信号输出多扇出到多个下一级级联输入信号的电路节点，跳转到步骤4-3-5继续搜索电路节点；

步骤4-3-4：针对电路节点输出信号单扇出情况，将已确定的下一级级联电路节点名所关联的电路节点定义为i+1(i<i+1≤N)，并把电路节点信息存入V₁，并将电路节点有向信号传输信息并保存到E中，直到电路节点搜索到信息为O/inpin结束，跳转步骤4-4；否则，重复步骤4-3-2～步骤4-3-3；

步骤4-3-5：针对电路节点输出信号多扇出情况，按照扇出数分别建立多路径信号传输连线，同时根据不同传输连线搜索后续电路节点，将已确定的当前下一级级联电路节点名所关联的电路节点重复定义为i+1(i<i+1≤N)，将把电路节点信息存入V₁，不同扇出的电路节点有向信号传输信息并保存到E中。

步骤5：制定配置信息匹配法则，解析网表电路节点内部信号传输信息，即根据各电路节点内部结构调用Slice、Block RAM、IOB的不同资源，以及网表中电路节点下的关键字“cfg”所含内容的配置位信息进行匹配，实现在特定类型的电路节点配置资源下的信号传播关系分析。该传输关系后续可用于电路节点内部信号因单粒子软错误，进行电路节点软错误出错率的分析计算。

步骤5-1：匹配法则1，电路节点映射资源信息匹配。解析XDL网表中“inst”包含信息，其对应电路节点名、配置资源和资源所在器件中放置的位置。如图6所示，图6分别显示了XLD网表中以clk和clk_out命名的电路节点配置资源映射信息，其中阴影展示电路节点clk及对应的IOB资源，不同的电路节点可能对应其它如Slice、Block RAM资源；

步骤5-2：匹配法则2，逻辑电路单元信号线选择传输信息匹配。基于步骤5-1，在电路节点内部搜索以“cfg”为关键字包含的配置位信息，该信息为电路节点在对应映射资源下控制各电路逻辑单元输入和输出信号的传输选择；

步骤5-3：匹配法则3，电路信号传输控制配置位解析匹配。基于步骤5-2，按字段搜索包含“*＊：：*＊”符号位信息，“：：”符号前信息表示电路的逻辑单元名，等同于XilinxFPGA器件内部资源中对逻辑电路单元名称命名规则；“：：”符号后信息表示电路逻辑单元的控制位选择，如果赋值为“#OFF”表示未配置该电路逻辑单元控制位，其它赋值则对应逻辑单元的信号传输控制配置位，配置位对应的电路结构分布可详见图7，图7为按照用户手册列举并显示的V4器件Slice资源内部逻辑单元与信号传输线控制位分布图。在不同资源下，电路节点完成控制位配置信息匹配下的内部信号传输关系输路径的构建；

步骤5-4：依据步骤5-1～5-3，结合FPGA资源内部逻辑单元及信号传输线控制位分布，获取电路节点内部由Slice、IOB和Block RAM等资源结构组成的电路信号传输关系构建。

(3)过程三：分布式信号拓扑关系构建

步骤6：根据步骤4～5对于XDL网表文件信息解析，构建从电路节点间到电路节点内部的分布式电路信号传播拓扑关系，实现电路系统在不同配置资源类型间以及配置资源内部的时序逻辑关系映射；同时，配置资源内部的控制信号传输配置位直接与FPGA单粒子敏感位相关联，可真实描述单粒子软错误在电路信号中的传输过程。

得到G(V₁,E)的拓扑排序，即可构造出模块的各电路节点的前向电路传输拓扑关系。

步骤6-1：基于步骤4对网表文件解析，对G(V₁,E)进行电路节点之间前向信号传输拓扑关系排序，获取FPGA功能模块的电路节点间信号传输拓扑关系。如根据图3网表文件可以得到结果如图8所示传输关系，图8是以图3为例的网表信息，获取的电路节点AND0/ex_value和NOR6/ex_value的前向电路传输拓扑关系图，电路节点间的连接关系表示为：电路节点AND0/ex_value的输出端口YQ为当前信号输出端，并按照前向级联分别输入到电路节点NOR6/ex_value的F4和G2端口；

步骤6-2：基于步骤5对网表文件解析，对电路节点的配置资源映射，获取内部电路信号传输拓扑关系。如以图7的Slice资源电路映射关系为例，可形式化得到图9，按照配置信息匹配法则，图9显示了电路节点内在clk时序作用下，从input信号到output信号的传输逻辑关系，所示的电路节点内时序逻辑电路的信号传输拓扑关系图。

步骤6-3：结合步骤6-1和步骤6-2，对获取的分布式信号传播拓扑关系进行内外级联，获取整个电路功能模块或系统的信号传输拓扑关系。

以16分频电路设计为测试用例，阐述对XDL网表级电路信号传播关系构建方法的分析和应用。

1、将分频电路的vhd设计文件通过ISE工具进行综合映射，获取XDL网表文件，如图12(a)和图12(b)，图12(a)列举了16分频电路的功能模块VHDL设计代码，图12(b)为对应16分频电路的XDL网表信息中电路节点cnt<0>、cnt<1>、cnt<2>、cnt<3>之间的输入和输出信号连接信息，分别显示了分频电路VHDL设计代码和网表中电路节点间信号连接信息，其中clk和clk_out被分别表示为分频电路的输入和输出信号端口名。

2、电路根据综合后的电路节点网表信息，以电路节点级联前向搜索解析方法，获取前向电路构造的电路节点级联关系拓扑图，如图13所示，图13为以16分频电路功能模块为例，构建电路节点间前向电路的级联传输拓扑关系图；

3、以电路节点cnt<0>为例，采用配置信息匹配法则对电路节点cnt<0>的配置位信息进行解析，图10为16分频电路的功能模块中，列举XDL网表中以电路节点为cnt<0>的网表控制配置位信息，给出了综合后该电路节点的XDL网表控制配置位信息。

4、基于配置信息匹配法则，解析并获取的配置位信息如下：

(1)逻辑单元DYMUX被配置为Y，即DYMUX选择了从Y端口将信号输出给后续电路，进而通过触发器输出给YQ；

(2)逻辑单元DYMUX的Y端口的信号是由输入信号端口G1～G4经过查找表LUT输出提供给，并且LUT被配置为A2@A4，即A2和A4分别是对应LUT的G2和G4输入端口；

(3)逻辑单元YMUXUSED被配置为#OFF，表示端口关闭，所以无信号传输到电路节点的输出端口Y，YQ则为整个电路节点的唯一输出端口。

5、基于上述获取的配置位信息解析结果，构建电路节点cnt<0>内部电路信号的传播路径，如图11中的黑色粗体实线标出部分，图11黑色粗体实线标出了16分频电路的功能模块中，电路节点cnt<0>按照配置信息匹配法则，获取在Slice资源中从信号G2和G4输入端到信号YQ输出端的内部电路信号传播路径。

6、其它电路节点依次按照上述实施方法进行电路节点内部电路信号传播路径构建，并依据获取的电路节点间和电路节点内部信号内外级联关系，构建16分频电路系统的分布式信号传播拓扑关系图。