用于生成码字的方法和装置以及用于恢复码字的方法和装置

摘要

公开一种用于生成码字的方法和装置以及用于恢复码字的方法和装置。编码器计算码字中所包括的码元节点中的打孔码元节点的数量，对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，在要打孔的码元节点的数量的基础上计算需要附加打孔的码元节点的数量，在需要附加打孔的码元节点的数量的基础上将需要附加打孔的码元节点划分成一个或多个打孔节点组，确定要布置一个或多个打孔节点组的码字上的位置，以及根据所确定的位置对变为打孔节点组的部分的码字中所包括的码元节点进行打孔。传送单元传送所述码字。

说明书

技术领域

本公开涉及在无线通信系统中传送和接收数据的方法，并且更具体地，涉及用于生成码字的方法和装置以及用于恢复码字的方法和装置。

背景技术

在信道编码技术中，使得能够自由地和可变地调整信道的码率是重要的。例如，在无线通信系统的情况下，接收器测量信道状态并将信道状态信息传送到发送器，并且发送器在所接收的信息的基础上确定要使用的码的码率。在这种情况下，根据接收器的信道状态需要具有各种码率的码。因此，不可避免地需要提供用于设计具有可变码率的码的方法。

在通过使用现有的LDPC码的打孔来设计具有可变码率的码的情况下，已经在k步可恢复(下文中，kSR)节点的概念的基础上设计打孔图案(pattern)，其为关于使打孔码元节点在重复的解码过程期间接收可靠消息的解码次数的信息。根据这种设计方法，设计打孔图案以使打孔节点的可恢复步骤的最大值变为尽可能小的值。

在使用不规则重复(下文中，IR)码来设计BICM-ID结构的打孔图案的情况下，以与LDPC码相同的方式，可以首先考虑使用kSR节点的概念。

然而，根据上述方法，容易找到与各个码率相对应的打孔图案，但是一般具有低码率的打孔图案不会变为具有高码率的打孔图案的子集。这在设计支持一个码的各种码率的码率兼容结构时，可能引起问题。

发明内容

技术问题

为了解决以上问题而作出本公开，并且本公开的一方面提供了一种用于生成码字的方法和装置以及一种用于恢复码字的方法和装置，其可以使得即使在基于IR码的比特交织编码调制迭代解码(BICM-ID)结构中以高码率进行打孔的情况下，也能够进行正常操作。

本公开的另一方面提供了一种用于生成码字的方法和的装置以及一种用于恢复码字的方法和装置，其可以便于设计能够支持各种码率的码率兼容结构。

解决问题的技术方案

在本公开的一个方面中，一种生成码字的方法包括：计算码字中所包括的码元节点中的打孔码元节点的数量；对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔；在所计算出的要打孔的码元节点的数量的基础上计算需要附加打孔的码元节点的数量；在所计算出的需要打孔的码元节点的数量的基础上将需要附加打孔的码元节点分类成一个或多个打孔节点组；确定要布置一个或多个打孔节点组的码字上的位置；以及根据所确定的位置对属于打孔节点组的码字中所包括的码元节点进行打孔。

在本公开的另一方面中，一种用于生成码字的装置包括：编码器，其计算码字中所包括的码元节点中的打孔码元节点的数量，对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，在所计算出的要打孔的码元节点的数量的基础上计算需要附加打孔的码元节点的数量，在所计算出的需要打孔的码元节点的数量的基础上将需要附加打孔的码元节点分类成一个或多个打孔节点组，确定要布置一个或多个打孔节点组的码字上的位置，以及根据所确定的位置对属于打孔节点组的码字中所包括的码元节点进行打孔；以及传送单元，其传送所述码字。

在本公开的另一方面中，一种恢复码字的方法包括：接收码字，其中，通过以下方式生成所接收的码字：对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，将需要附加打孔的码元节点分类成一个或多个打孔节点组，以及根据要布置一个或多个打孔节点组的码字上的位置对属于打孔节点组的码元节点进行打孔；对所接收的码字进行解调；以及对经解调的码字进行解码。

在本公开的另一方面中，一种接收器包括：接收单元，被配置为接收码字；解调单元，被配置为对所接收的码字进行解调；以及解码器，被配置为对经解调的码字进行解码，其中，通过以下方式生成所接收的码字：对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，将需要附加打孔的码元节点分类成一个或多个打孔节点组，以及根据要布置一个或多个打孔节点组的码字上的位置对属于打孔节点组的码元节点进行打孔。

发明的有益效果

依据根据本公开的用于生成码字的方法和装置以及用于恢复码字的方法和装置，即便在基于IR码的比特交织编码调制迭代解码(BICM-ID)结构中也可以以高码率进行打孔的情况下，可以生成能够进行正常操作的打孔图案，并且能够容易地生成具有可以支持各种码率的速率兼容结构的码字。

附图说明

图1是图示根据本公开的优选实施例的传送设备的配置的框图；

图2是图示根据本公开的优选实施例的编码器的配置的框图；

图3是图示根据本公开的优选实施例的内部编码器的结构的图；

图4是图示解码轨迹的曲线图；

图5是说明掺杂码元的函数的曲线图；

图6是图示根据优选实施例的掺杂码元的布置的图；

图7是图示根据另一优选实施例的掺杂码元的布置的图；

图8是说明根据本公开的实施例的对码字进行打孔的方法的图；

图9是说明根据本公开的另一实施例的对码字进行打孔的方法的图；

图10是图示根据本公开的优选实施例的接收设备的配置的框图；

图11是图示根据本公开的优选实施例的解码器的配置的框图；

图12是图示根据本公开的优选实施例的进行生成码字的方法的过程的流程图；

图13是图示根据本公开的优选实施例的进行对码字进行打孔的方法的过程的流程图；

图14是图示根据本公开的另一优选实施例的进行生成码字的方法的过程的流程图；

图15是图示根据本公开的优选实施例的进行对码字进行解码的方法的过程的流程图；

图16是图示生成码字的方法的性能的曲线图；以及

图17是图示生成码字的方法的性能的另一曲线图。

具体实施方式

下文中将参照附图详细描述本公开的优选实施例。在本公开的描述中，如果判断出在此并入的对众所周知的功能或配置的详细描述不必要地模糊了本公开的主题，则将省略这种描述。这是为了通过省略不必要的描述来避免模糊本公开的主题并且更准确地传递本公开的主题。

出于同样的原因，在附图中，将一些组成要素放大、省略或大致地示出。此外，一些组成要素的大小可能没有完全反映出其实际大小。在附图中，相同的附图参考数字用于各个图中的相同的要素。

在本公开的实施例的详细描述中，将举例说明LTE系统和高级LTE(LTE-A)系统。然而，本公开的主要主题可以根据本公开所属的领域的技术人员的判断应用到采用不太偏离本公开的范围的略微修改的类似技术的其它通信系统。

图1是图示根据本公开的优选实施例的传送设备的配置的框图。

参见图1，根据本公开的传送设备100可以包括编码器110、调制单元120、传送单元130、控制单元140以及接收单元150。

根据本公开的传送设备100可以包括基站(BS)(或演进节点B(eNB)或E-UTRAN节点B)、中继节点(RN)和终端(或用户设备(UE)、移动台(MS)、或订户台(SS))中的至少一个。

编码器110对数据进行编码并生成码字。编码器110可以以使用二进制码的比特交织编码调制迭代解码(BICM-ID)方法来生成码字。在本公开中使用的BICM-ID方法由基于不规则重复码的外码和基于格码的内码组成。BICM-ID方法示出与非二进制LDPC码的性能类似的性能，并且具有比非二进制LDPC码的解码复杂度更低的解码复杂度。这种方法接收想要以位为单位传送的消息，并且将所有位重复多达预定次数。在这种情况下，针对每个位的重复次数可能不是一致的。编码器110通过使重复位串穿过交织器来选择性地混合重复位串，并对其进行分组多达该预定次数。编码器使用内置编码器对作为分组结果而出现的位串进行编码，并将码字输出到调制单元120。

不像一般的LDPC码的结构那样，BICM-ID结构具有连接到码元节点的两个校验节点。因此，在未打孔节点围绕打孔节点布置的情况下，可以从两侧直接获得可靠消息以引起快速的收敛速度。在迭代解码中的若干次迭代之后，围绕打孔节点的所有未打孔节点都具有高可靠性消息，并且这些打孔节点与未打孔节点一起有助于恢复连续打孔部分中的消息。

编码器110可以将掺杂信息插入码字。掺杂信息指的是发送器和接收器都已知的对码字成功解码的信息。掺杂信息可以包括掺杂码元。掺杂码元指的是在发送设备和接收设备之间预占用的码元值以及由传送设备生成的码字中的码元值的位置信息。编码器110将掺杂码元插入码字。

编码器110可以对插入掺杂码元的码字进行打孔。编码器110可以在码字中所包括的掺杂信息的基础上对码字进行打孔，进行打孔以使大量未打孔节点布置在打孔节点的前面和后面，并且进行打孔以使连续打孔节点的数量不会变得太大。

调制单元120可以对由编码器110输出的码字进行调制。调制单元120可以是FQAM调制器，并且可以以FQAM方法对码字进行调制以生成调制信号。FQAM是一种QAM和FSK相互结合的混合调制方法，并且具有以与FSK类似的方式使干扰信号非高斯的特性。此外，FQAM同时应用QAM方法，从而与FSK方法相比大大提高频谱效率。

为了通过应用FQAM方法来获得更高的数据吞吐量，信道码适合于相应调制方法。如现有的QAM系列调制方法那样，已经主要使用基于二进制turbo码BICM方法。然而，在FQAM方法中使用上述方法的情况下，变得不可能获得接近与理论极限值相对应的信道容量的性能。因此，为了解决这个问题，使用基于二进制重复码的BICM-ID方法来获得接近理论极限值的性能。

作为在应用FQAM调制方法时可以实现信道容量的方法，存在使用非二进制LDPC码的编码调制(CM)方法和使用二进制码的比特交织编码调制迭代解码(BICM-ID)方法。本公开所使用的BICM-ID方法由基于不规则重复码的外码和基于格码的内码组成。这种方法示出与非二进制LDPC码的性能类似的性能，并且具有比非二进制LDPC码的解码复杂度更低的解码复杂度。这种方法接收想要以位为单位传送的消息，并且将所有位重复多达预定次数。在这种情况下，针对每个位的重复次数可能不是一致的。重复位串通过交织器来选择性地混合，并分组多达预定次数。使用内置编码器对作为分组结果而出现的位串进行编码，并通过将该码字输入到FQAM调制器来获得调制信号。

传送单元130可以将由调制单元120调制的码字传送到接收设备。

控制单元140执行命令并进行与传送设备100有关的操作。例如，使用该命令，控制单元140可以控制传送设备100的组件之间的输入/输出和数据接收/处理。控制单元140可以执行与从输入设备所接收的信息有关的命令。

控制单元140与传送设备100的操作系统一起执行程序代码，并且生成和使用数据。控制单元140可以控制编码器110、调制单元120、传送单元130和接收单元150的操作。在部分实施例中，控制单元140可以进行编码器110和调制单元120的功能。由于操作系统一般是已知的，因此将省略对其的详细描述。例如，操作系统可以是Window系列OS、UNIX、Linux、Palm OS、DOS、Android或Macintosh。操作系统、其它计算机代码和数据可以在连接到控制单元140以操作的传送设备100的存储设备中存在。

控制单元140可以在单个芯片、多个芯片或多个电组件上实现。例如，包括专用或嵌入式处理器、单一用途处理器、控制器、ASIC等的各种架构可用于控制单元140。

控制单元140可以辨认用户动作，并且可以在所辨认的用户动作的基础上控制传送设备100。这里，用户动作可以包括选择传送设备的物理按钮、在触摸屏显示器上执行预定手势或选择软按钮、执行从由图像捕获设备捕获的图像中所辨认的预定手势、以及执行通过语音识别所辨认的预定发声。手势可以包括触摸手势和空间手势。

接收单元150从另一传送设备接收数据。该数据可以包括关于信道状态测量结果的信息。控制单元140可以在该信息的基础上调整码字的码率，并且可以调整打孔方法。接收单元150可以通过无线信道从另一传送设备接收控制信号。

作为部分实施例，传送设备100可以通过有线接口(未示出)连接到核心网络上的基站或节点(例如，SGW和MME)以传送和接收信号。

图2是图示根据本公开的优选实施例的编码器的配置的框图。

参见图2，编码器110可以包括二进制编码器210、交织器220以及内置编码器230。

二进制编码器210对数据(或消息)进行编码并生成码字。二进制编码器210可以使用二进制码对数据进行编码。二进制编码器210可以以位为单位从控制单元140接收数据，并且可以通过将所有位重复多达预定次数来生成码字。这里，针对每个位的重复次数可能不是一致的。从二进制编码器210输出的码字可以是二进制数据流。

交织器220对由二进制编码器210生成的码字进行交织。交织器220可以重新布置从二进制编码器210输出的二进制数据流，并且可以将预定数量的二进制数据流绑成一组。此外，交织器220可以将被绑成一组的位串输出到内置编码器230。

内置编码器230将掺杂码元插入从交织器220输出的码字。这里，码字可以是被绑成一组的位串。内置编码器230可以在对从交织器220输出的码字进行编码后将掺杂码元插入码字。

内置编码器230对插入掺杂码元的码字进行打孔，并且将打孔的码字输出到调制单元120。

为了进行打孔，内置编码器230计算码字中所包括的码元节点中的打孔码元节点的数量。作为部分实施例，内置编码器230可以在码字的当前码率和目标码率的基础上计算码字中所包括的码元节点中的打孔码元节点的数量。

内置编码器230确认所生成的码字的目标码率是否小于2/3，并且如果目标码率小于2/3，则内置编码器230对码字中所包括的码元节点进行打孔，以使打孔节点均匀地布置在码字上。目标码率可以是输出到调制单元120的码字的码率。

如果目标码率不小于2/3，则内置编码器230对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔。可以在码字中所包括的掺杂码元的位置的基础上来确定位于偶数或奇数位置的码元节点中的要打孔的码元节点。

内置编码器230在所计算出的要打孔的码元节点的数量的基础上计算需要附加打孔的码元节点的数量，并且在需要附加打孔的码元节点的数量的基础上将需要附加打孔的码元节点分类成一个或多个打孔节点组。

作为部分实施例，内置编码器230可以在码字的码元带的数量和大小中的至少一个的基础上将码元节点分类成一个或多个打孔节点组。这里，码元带是指预定数量的包括一个掺杂码元的连续码码元的集合。

作为部分实施例，内置编码器230可以在码字的码元带的数量和大小中至少一个以及根据预定值所确定的打孔节点组的大小的基础上，将码元节点分类成一个或多个打孔节点组。一个或多个打孔节点组中的至少两个打孔节点组的大小可以彼此相等。

内置编码器230确定在码字上要布置一个或多个分类打孔节点组的位置，并且根据所确定的位置对属于打孔节点组的码字中所包括的码元节点进行打孔。作为部分实施例，一个或多个打孔节点组中的每个都可以被布置在码字的码元带的中心。

此外，多个打孔节点组可以被布置在码字的码元带中的至少一个上。可以在码字的掺杂码元和目标码率中的至少一个的基础上来确定被布置在码元带上的打孔节点组的数量，并且被布置在码字的码元带中的至少一个上的打孔节点组的数量可以与被布置在另一码元带上的打孔节点组的数量不同。

作为部分实施例，为了将第一目标码率转换成第二目标码率，内置编码器230可以计算以第一目标码率打孔的码字中的要去打孔的(unpunctured)打孔节点的数量，并且可以根据所计算的打孔节点的数量来对码字中的打孔节点进行去打孔。这里，可以首先对属于打孔节点组的打孔节点进行去打孔。第一目标码率和第二目标码率可以彼此不同，并且第二目标码率可以高于第一目标码率。

作为部分实施例，编码器110还可以包括打孔单元，并且打孔单元可以代替内置编码器230对插入掺杂码元的码字进行打孔。

图3是图示根据本公开的优选实施例的内置编码器的结构的图。

参见图3，结构图300示出了根据实施例的内置编码器230的结构。内置编码器230可以将从交织器220输出的码字(C0，C1，C2，C3，C4，C5，C6，C7)编码成码字(b0，b1，b2，b3)。内置编码器230在码元C0和C1的基础上生成α0，在码元C2和C3的基础上生成α1，在码元C4和C5的基础上生成α2，并且在码元C6和C7的基础上生成α3。码元b0可以在码元α0和延迟S的基础上生成，并且延迟S可以延迟在α0、α1、α2和α3的基础上生成的码元。码元b1、b2和b3可以从α1、α2和α3中生成。

图4是图示解码轨迹的曲线图。

参见图4，在曲线图400中，解码轨迹410表示以0.1分贝迭代解码轨迹。解码轨迹410表示在0.2以上不进行解码。

解码轨迹420表示以0.8分贝迭代解码轨迹。解码轨迹420表示解码逐渐增加以在第一解码器和第二解码器之间完成的过程。

如从解码轨迹410和420中可知的那样，在特定分贝或更小的解码可能失败。

图5是说明掺杂码元的函数的曲线图。

参见图5，掺杂码元可以由内置编码器230插入码字，并且可以被插入到传送设备和接收设备之间的预占用位置。掺杂码元可以用作有助于根据本公开的解码器进行操作的信息。

在曲线图500中，线510表示内码的解码轨迹，而线520表示所设计的外码的解码轨迹。掺杂码元用于提高解码的起点高达其大小530。因此，根据本公开的传送设备和接收设备可以使用掺杂码元来防止迭代解码失败。

内置解码器230可以根据码字的长度来确定要插入码字的掺杂码元的速率。作为示例，内置编码器230可以在整个码字的1％至5％的范围中的速率上确定掺杂码元的速率。

图6是图示根据优选实施例的掺杂码元的布置的图。

参见图6，点601、点603、点605和点607表示码字中插入掺杂码元的位置。如图6所示，内置编码器230可以在码的特定部分中集中地布置掺杂码元。

图7是图示根据另一优选实施例的掺杂码元的布置的图。

参见图7，点701、点703、点705和点707表示码字中插入掺杂码元的位置。如图7所示，内置编码器230可以在码的特定部分中分散地布置掺杂码元。

图8是说明根据本公开的实施例的对码字进行打孔的方法的图。

参见图8，以目标码率r(＝1/R，R≥2/3)对具有当前1/3码率的码字进行编码的情况下，码字的码元节点的索引i如下面的数学式1中那样定义，并假设其从0开始。

[数学式1]

i＝sD+j

如果码元节点的索引i满足以下基本打孔条件，则内置编码器230对码元节点进行打孔。

(基本打孔条件)

j＝2k，k＝0，1，…，D/2-1如果s≤N_D-1和k＝0，…，如果s＝N_D

这里，D表示码元带811中所包括的码元的数量，而N_D表示最后的码元带831的码元的数量。最后的码元带不包括掺杂码元。

如果码元节点的索引i满足以下附加打孔条件，则内置编码器230对码元节点进行打孔。

(附加打孔条件)

sD+η≤i≤sD+η+2(N_p-1)，s∈T_p

sD+η≤i≤sD+η+2(N_p′-1)，s∈T_p′

这里，η是满足1≤η≤D-2N_p′-1的奇数，并且上述表达式关于所有s而成立。

N_p如下面的数学式2中那样定义。

[数学式2]

N_p′如下面的数学式3中那样定义。

[数学式3]

N_p′＝N_p+1

T_p和T_p′是满足下面的数学式4的索引集{0，1，...，N_D}的不相交低级集合。

[数学式4]

$>N_p·\left|T_p\right|+{N_p}^{\prime }·\left|{T_p}^{\prime }\right|=(\frac{1}{2}-\frac{R}{3})N+\frac{N_D}{2}$>

此外，如果N_D≤D，则假设N_D∈T_p，而如果N_D＞D，则假设N_D∈T_p′。

作为实施例，下文中将描述将具有10/31码率的码打孔成5/6的情况。内置解码器230首先一个接一个地对码元节点进行打孔。为了方便起见，内置解码器230对所有奇数的码元节点进行打孔。即使通过这样的打孔，码率也只变为20/31，因而无法获得期望的码率。在这种情况下，为了获得期望的码率，将打孔的码元节点连续布置为在连续打孔部分815和835中。这里，打孔节点组可以位于连续打孔部分815和835中。

在5/6码率的情况下，连续打孔部分的大小对应于大约13个部分是合适的。内置编码器230可以设置连续打孔部分，以使得在充分考虑到掺杂码元位置的情况下，对大量掺杂码元不打孔。如果如上所述获得打孔图案，则码元节点一个接一个地打孔的步进打孔部分和若干码元节点连续打孔的连续打孔部分重复出现。

如图8中所示的对码字进行打孔的方法具有以下优点。根据使用现有kSR概念的打孔，在高码率时显著地出现性能劣化。然而，如果以如图8中所示的对码字进行打孔的方法来设计打孔图案，则可以设计出适合相应码率的码。此外，根据如图8中所示的对码字进行打孔的方法，可以更容易地设计出支持各种码率的码率兼容结构。详细地说，首先设计适合高码率(第一目标码率)的打孔图案。此外，在想要获得具有比第一目标码率低的码率(第二目标码率)的图案的情况下，对属于连续打孔部分(打孔节点组)的节点中的位于偶数位置的节点依次打孔，直到获得期望的码率。在这种情况下，可能的话，可以通过使未打孔节点均匀地分布在整个连续打孔部分中来获得更好的性能。如上所述所设计的码相比于以第二目标码率优化的打孔图案并没有表现出大的性能劣化。

图9是说明根据本公开的另一实施例的对码字进行打孔的方法的图。

参见图9，以目标码率r(＝1/R，r≥2/3)对具有1/3当前码率的码字进行编码的情况下，如上所述，码字的码元节点的索引i如数学式1中那样定义，并假设其从0开始。

如果码元节点的索引i满足基本打孔条件，则内置编码器230对上述码元节点进行打孔。

如果码元节点的索引i满足以下附加打孔条件2至4，则内置编码器230对码元节点进行打孔。

如果在关于所有s给定v_s≤1的情况下关于满足v_s＝1的码元节点的索引i满足以下附加打孔条件2，则内置编码器230对上述码元节点进行打孔。

(附加打孔条件2)

sD+η≤i≤sD+η+2(τ-1)

这里，η是满足1≤η≤D-2N_p′-1的奇数。

如果在关于所有s给定v_s≥1的情况下关于满足v_s＝1的码元节点的索引i满足以下附加打孔条件3，则内置编码器230对上述码元节点进行打孔。

(附加打孔条件3)

sD+η_l≤i≤sD+η_l+2(τ-1)

此外，如果在关于所有s给定v_s＞1的情况下关于满足以下附加打孔条件4的码元节点的索引i满足以下条件，则内置编码器230对上述码元节点进行打孔。

(附加打孔条件4)

sD+η_k≤i≤sD+η_k+2(τ-1)

这里，k表示1至v_s的范围中的整数，并表示此外，v_s如以下数学式5中那样定义。

[数学式5]

如以下数学式6中那样定义。

[数学式6]

$>{\bar{v}}_p(v_p-v_{N_D})/N_D$>

v_p如以下数学式7中那样定义。

[数学式7]

这里，τ是指使连续打孔码元节点的数量变为2τ+1的数字。

如下定义。

如果v_p≥N_D且N_D＞2D，则定义

如果v_p≥N_D且D＜N_D≤2D，则定义

如果v_p≥N_D且N_D≤D，则定义

如果v_p＜N_D且N_D＞2D，则定义

如果v_p＜N_D且N_D≤2D，则定义

这里，如果将掺杂码元的数量设为码码元的1％至5％，则v_s通常不会超过2。在大多数情况下，v_s变为1或0。

打孔节点组921布置在码元带上。根据附加打孔条件2，多个打孔节点组可以布置在码元带911和921上。布置在码元带911上的打孔节点组的数量可以与布置在码元带921上的打孔节点组的数量不同。在掺杂码元的数量小并且码率高的情况下，多个打孔节点组可以布置在一个码元带上。

如果N_D值大，则打孔节点组可以甚至布置在最后的码元带931上。

图10是图示根据本公开的优选实施例的接收设备的配置的框图。

参见图10，根据本公开的接收设备1000可以包括接收单元1010、解调单元1020、解码器1030、控制单元1040以及传送单元1050。

接收设备可以包括基站(BS)(或演进节点B(eNB)或E-UTRAN节点B)、中继节点(RN)和终端(或用户设备(UE)或移动台(MS)或订户台(SS))中的至少一个。

作为部分实施例，图1的传送设备100和接收设备1000可以实现为一个设备。

接收单元1010从传送设备100接收码字。码字可以包括控制信号和数据。所接收的码字可以通过以下方式来生成：对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，将需要附加打孔的码元节点分类成一个或多个打孔节点组，并且根据码字上要布置一个或多个打孔节点组的位置对属于打孔节点组的码元节点进行打孔。

解调单元1020对由接收单元1010所接收的码字进行解调。

解码器1030对由解调单元1020解调的码字进行解码。解码器1030可以使用码字中所包括的掺杂码元对码字进行解码。作为示例，掺杂码元可以用作有助于迭代解码器进行操作的信息。这里，迭代解码器可以是IRPA码的迭代解码器。

控制单元1040执行命令并进行与接收设备1000有关的操作。例如，使用该命令，控制单元1040可以控制接收设备1000的组件之间的输入/输出和数据接收/处理。控制单元1040可以执行与从输入设备所接收的信息有关的命令。

控制单元1040与接收设备1000的操作系统一起执行程序代码，并且生成和使用数据。控制单元1040可以控制接收单元1010、解调单元1020、解码器1030和传送单元1050的操作。在部分实施例中，控制单元1040可以进行解调单元1020和解码器1030的功能。由于操作系统一般是已知的，因此将省略对其的详细描述。例如，操作系统可以是Window系列OS、UNIX、Linux、Palm OS、DOS、Android或Macintosh。操作系统、其它计算机代码和数据可以在连接到控制单元1040以进行操作的接收设备1000的存储设备中存在。

控制单元1040可以在单个芯片、多个芯片或多个电组件上实现。例如，包括专用或嵌入式处理器、单一用途处理器、控制器、ASIC等的各种架构可用于控制单元1040。

控制单元1040可以辨认用户动作，并且可以在所辨认的用户动作的基础上控制接收设备1000。这里，用户动作可以包括选择接收设备的物理按钮、在触摸屏显示器上执行预定手势或选择软按钮、执行从由图像捕获设备捕获的图像中所辨认的预定手势、以及执行通过语音识别所辨认的预定发声。手势可以包括触摸手势和空间手势。

传送单元1050向另一接收设备传送数据。这里，该数据可以包括控制信号、数据和与测量报告有关的信息中的至少一个。与测量报告有关的信息可以包括关于信道状态测量结果的信息。该数据可以编码成要传送的码字。

图11是图示根据本公开的优选实施例的解码器的配置的框图。

参见图11，解码器1030可以包括内置解码器1110、解交织器1120、二进制解码器1130以及交织器1140。

内置解码器1110可以使用通过解调单元1020利用采用向前/向后递归的BCJR算法所计算出的接收信道LLR值和从交织器1140输出的码字的概率值来进行解码。在对第i个码元节点进行解码时，内置解码器1110可以使用第(j-1)个和第(j+1)个码元节点的消息值。即，可以使用在码元节点的前面和后面的码元节点的消息值来对码字中所包括的码元节点进行解码。根据通过根据本公开的对码字进行打孔的方法所生成的码字，在解码期间未打孔节点布置在打孔节点的前面或后面，并且在解码期间相应的节点从其两侧接收高可靠性消息。

解交织器1120对由内置解码器1110解码的码字进行解交织。

二进制解码器1130对由解交织器1120解交织的码字进行解码并产生数据。二进制解码器1130将码字输出到交织器1140。

交织器1140对从二进制解码器1130输出的码字进行交织，并将经交织的码字输出到内置解码器1110。这里，交织器1140可以与位于编码器110内部的交织器220相同。因此，根据本公开的解码器1030通过内置解码器1110、解交织器1120、二进制解码器1130和交织器1140对码字进行迭代解码来生成数据。

图12是图示根据本公开的优选实施例的进行生成码字的方法的过程的流程图。

参见图12，二进制编码器210将数据编码成码字(S100)。二进制编码器210可以使用二进制码对数据进行编码。二进制编码器210可以以位为单位从控制单元140接收数据，并且可以通过将所有位重复多达预定次数来生成码字。这里，针对每个位的重复次数可能不是一致的。从二进制编码器210输出的码字可以是二进制数据流。二进制码可以是IR码。

交织器220对由二进制编码器210编码的码字进行交织(S110)。交织器220可以重新布置从二进制编码器210输出的二进制数据流，并且可以将预定数量的二进制数据流绑成一组。此外，交织器220可以将绑成一组的位串输出到内置编码器230。

内置编码器230将掺杂码元插入由交织器220交织的码字(S120)。

内置编码器230对插入掺杂码元的码字进行打孔(S130)。

调制单元120对打孔的码字进行调制(S140)。

传送单元130传送由调制单元120调制的码字(S150)。

图13是图示根据本公开的优选实施例的进行生成码字的方法的过程的流程图。

参见图13，内置编码器110从码字中计算打孔码元节点的数量(S200)。这里，码字可以是由二进制编码器210或交织器220输出的码字。

内置编码器110确认目标码率是否小于2/3(S210)。

如果目标码率不小于2/3，则内置编码器230进行基本打孔(S220)。这里，内置编码器230对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔。可以在码字中所包括的掺杂码元的位置的基础上来确定位于偶数或奇数位置的码元节点中的要打孔的码元节点。

内置编码器230在所计算出的要打孔的码元节点的数量的基础上计算需要附加打孔的码元节点的数量(S230)。

内置编码器230确定打孔节点组的大小(S240)。这里，内置编码器230可以在需要打孔的码元节点的数量的基础上确定打孔节点组的大小，并且可以根据所确定的大小将需要附加打孔的码元节点分类成一个或多个打孔节点组。作为部分实施例，内置编码器230可以在码字的码元带的大小和数量中的至少一个的基础上确定打孔节点组的大小。这里，码元带是指预定数量的包括一个掺杂码元的连续码码元的集合。作为部分实施例，内置编码器230可以在码字的码元带的大小和数量以及根据预定值所确定的打孔节点组的大小中的至少一个的基础上，将码元节点分类成一个或多个打孔节点组。一个或多个打孔节点组中的至少两个打孔节点组的大小可以彼此相等。

内置编码器230确定要布置一个或多个分类打孔节点组的码字上的位置(S250)。作为部分实施例，一个或多个打孔节点组中的每个都可以布置在码字的码元带的中心。此外，多个打孔节点组可以布置在码字的码元带中的至少一个上。可以在码字的掺杂码元和目标码率中的至少一个的基础上来确定布置在码元带上的打孔节点组的数量，并且布置在码字的码元带中的至少一个上的打孔节点组的数量可以与布置在另一码元带上的打孔节点组的数量不同。

内置编码器230根据所确定的位置对属于打孔节点组的码字中所包括的码元节点进行打孔(S260)。

如果目标码率小于2/3，则内置编码器110对码字中所包括的码元节点进行打孔，以使打孔节点均匀地布置在码字上(S270)。目标码率可以是输出到调制单元120的码字的码率。

作为部分实施例，图12的操作S130可以包括操作S200至S260。

图14是图示根据本公开的另一优选实施例的进行生成码字的方法的过程的流程图。

参见图14，内置编码器230以第一目标码率对码字进行打孔(S300)。操作S300可以包括图13的操作S200至S260。

为了转换成第二目标码率，内置编码器230计算以第一目标码率打孔的码字中的要去打孔的打孔节点的数量(S310)。第一目标码率和第二目标码率可以彼此不同，并且第二目标码率可以高于第一目标码率。

内置编码器230根据所计算出的打孔节点的数量，对码字中的打孔节点进行去打孔(S320)。这里，可以首先对属于打孔节点组的打孔节点进行去打孔。

作为部分实施例，图12的操作S130可以包括图13的操作S300至S320。

图15是图示根据本公开的优选实施例的进行对码字进行解码的方法的过程的流程图。

参见图15，接收单元1010从传送设备100接收码字(S400)。码字可以包括控制信号和数据。所接收的码字可以通过以下方式来生成：对码字中所包括的码元节点中的位于偶数或奇数位置的码元节点进行打孔，将需要附加打孔的码元节点分类成一个或多个打孔节点组，并且根据要布置一个或多个打孔节点组的码字上的位置对属于打孔节点组的码元节点进行打孔。

解调单元1020对由接收单元1010所接收的码字进行解调(S410)。

解码器1030对由解调单元1020解调的码字进行解码(S420)。解码器1030可以使用码字中所包括的掺杂码元对码字进行解码。作为示例，掺杂码元可以用作有助于迭代解码器进行操作的信息。这里，迭代解码器可以是IRPA码的迭代解码器。

图16是图示生成码字的方法的性能的曲线图。

参见图16，曲线图1600示出在信息位为960、调制阶数为16且掺杂周期为30的情况下，在加性高斯白噪声(AWGN)信道中，以2/3码率编码的码字的打孔图案的性能。

在曲线图1600中，曲线1610表示通过使用应用到LDPC码的打孔的k步可恢复节点的概念来设计打孔图案的方法(常规方法)所设计的打孔图案的性能，而曲线1620表示使用如图8中所示的根据本公开的生成码字的方法所设计的打孔图案的性能，使得打孔节点组的大小变为13。

此外，曲线1630表示使用如图8中所示的根据本公开的生成码字的方法所设计的打孔图案的性能以使打孔节点组的大小变为25，而曲线1640表示原始码字的性能。

通过曲线图1600，可以确认根据本公开的方法1620相比于常规方法1610，在10^-2误帧率(FER)处将性能提高大约0.1分贝。此外，可以确认根据本公开的方法1630相比于常规方法1610，在10^-2误帧率(FER)处将性能提高大约0.2分贝。

此外，通过曲线图1600，可以确认所有三个方法1610、1620和1630都不会生成高达10^-3的FER的误码平台(error floor)。

图17是图示生成码字的方法的性能的另一曲线图。

参见图17，曲线图1700示出在信息位为960、调制阶数为16且掺杂周期为30的情况下，在加性高斯白噪声(AWGN)信道中，以5/6码率编码的码字的打孔图案的性能。

在曲线图1700中，曲线1710表示通过使用应用到LDPC码的打孔的k步可恢复节点的概念来设计打孔图案的方法(常规方法)所设计的打孔图案的性能，而曲线1720表示使用如图8中所示的根据本公开的生成码字的方法所设计的打孔图案的性能使得打孔节点组的大小变为13。

此外，曲线1730表示使用如图8中所示的根据本公开的生成码字的方法所设计的打孔图案的性能使得打孔节点组的大小变为25。

通过曲线图1700，可以确认根据本公开的方法1720和1730不会生成高达10^-3的FER的误码平台。

此外，通过曲线图1700，可以确认根据本公开的方法1730相比于根据本公开的方法1720，在10^-2误帧率(FER)处将性能提高大约0.5分贝。

同时，说明本说明书和附图中所披露的本公开的优选实施例仅为了呈现具体示例以阐明本公开的技术内容和帮助了解本公开，但不是意图限制本公开的范围。对于本公开所属的领域的技术人员而言将显而易见的是，除了在此披露的实施例以外，可以在本公开的技术思想的基础上作出各种修改。在此公开的各个实施例中所披露的技术特征可以与其它实施例结合而实现。