基于XilinxFPGA多千兆网合流系统及实现方法

摘要

本发明公开了一种基于Xilinx FPGA多千兆网合流系统及实现方法，所述系统包括：六个MAC模块、内部处理逻辑模块、PCIE高速接口模块、时钟模块、以及其它外部接口逻辑模块。所述实现方法包括以下步骤：系统检查MAC模块准备好信号、以及PCIE高速接口模块准备好信号，收到两个准备好信号后，启动正式传输工作；主机操作系统启动完毕后，对MAC模块对应的网口进行回环测试，检验网络设备的正确性，并得到网络标示；进行网口到主机方向和主机到网口方向的数据通信。本发明利用ETMACIP核建立多个千兆MAC，通过MAC加外部PHY的方式建立多个网卡，进而建立多个千兆网络，进而达到更快数据处理速度的要求。