LC-VCO仿真器模型及系统设计方法、装置

摘要

本发明提供一种LC-VCO仿真器模型，包括：NMOS器件和PMOS器件，PMOS器件的漏极与NMOS器件的漏极连接，PMOS器件的源极与直流输入端连接，NMOS器件的源极接地，NMOS器件和PMOS器件的漏极分别与栅极连接。该模型具有更高的模型精度，应用于系统设计方法时，通过该模型获得器件的电性图表，进而获得器件参数，进而进行仿真性能参数的判断。

说明书

技术领域

本发明涉及集成电路设计领域，特别涉及一种LC-VCO仿真器模型及系统设计方法、装置。

背景技术

电感电容-压控振荡器(LC-VCO)主要应用在锁相环和射频收发机等系统中，在系统设计时，主要考虑功耗、相位噪声以及调谐范围等性能指标以及电感的选择的折衷的内容，对于频带扩展方面的设计，性能指标主要是功耗和相位噪声。

在传统的LC-VCO的系统设计中，主要根据LC-VCO的性能指标，通过电路的等效模型推导出器件尺寸以及偏置电流大小等设计参数，而后，将这些设计参数通过仿真器模型进行仿真，然而，这种方法仿真出的参数与实际参数的差异较大，需要通过多次迭代来获得期望的结果，在随着器件工艺尺寸不断减小，参数差异更大，需要迭代的次数也不断增加，导致设计难度增加，设计的周期延长。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，提供一种LC-VCO仿真器模型及系统设计方法、装置。

一种LC-VCO仿真器模型，包括：NMOS器件和PMOS器件，PMOS器件的漏极与NMOS器件的漏极连接，PMOS器件的源极与直流输入端连接，NMOS器件的源极接地，NMOS器件和PMOS器件的漏极分别与栅极连接。

可选的，直流输入端为直流电流源的输出端。

一种LC-VCO的系统设计方法，在设计过程中采用上述任一的LC-VCO仿真器模型。

可选的，设计过程包括基本设计步骤：

S101，在预定的条件下，分别获得所述LC-VCO仿真器模型的NMOS器件和PMOS器件的关系曲线，关系曲线包括g_m/I_d分别与漏电流、寄生电容的变化曲线，其中，g_m为跨导，I_d为漏电流；

S102，根据关系曲线，分别获得NMOS器件和PMOS器件在预定的g_m/I_d数值下的电性参数值，电性参数值包括漏电流密度和单位寄生电容；

S103，获得所述电性参数值下的器件参数值；

S104，获得所述器件参数值下的电路等效模型的仿真性能参数值；

S105，根据所述仿真性能参数值，判断是否进行迭代，若是，重新设置预定的g_m/I_d数值，并重复步骤S102-S105；若否，结束基本设计步骤，预定的g_m/I_d数值为基本值。

可选的，还包括优化步骤：

S201，对于NMOS器件，将基本值增加一变动值，根据关系曲线，获得NMOS器件在增加的基本值下的N器件电性参数值；对于PMOS器件，将基本值减小所述变动值，根据关系曲线，获得PMOS器件在减小的基本值下的P器件电性参数值；

S202，获得N器件电性参数值和P器件电性参数值下的优化器件参数值；

S203，获得优化器件参数值下的电路等效模型的优化仿真性能参数值；

S204，根据所述优化仿真性能参数值，判断是否进行迭代，若是，重新设定变动值，并重复步骤S201-S204；若否，结束优化步骤。

可选的，所述g_m设定为有效跨导。

一种LC-VCO的系统设计装置，包括：

权利要求1或2所述的LC-VCO仿真器模型；

关系曲线获取模块，用于在预定的条件下，分别获得所述LC-VCO仿真器模型的NMOS器件和PMOS器件的关系曲线，关系曲线包括g_m/I_d分别与漏电流、寄生电容的变化曲线，其中，g_m为跨导，I_d为漏电流；

电性参数获取模块，用于根据关系曲线，分别获得NMOS器件和PMOS器件在预定的g_m/I_d数值下的电性参数值，电性参数值包括漏电流密度和单位寄生电容；

器件参数获取模块，用于获得所述电性参数值下的器件参数值；

仿真性能参数获取模块，用于获得所述器件参数值下的电路等效模型的仿真性能参数值；

判断及重设模块，用于根据所述仿真性能参数值，判断是否进行迭代，若是，重新设置预定的g_m/I_d数值。

可选的，还包括优化装置，所述优化装置包括：

优化电性参数获取模块，用于对于NMOS器件，将基本值增加一变动值，根据关系曲线，获得NMOS器件在增加的基本值下的N器件电性参数值；对于PMOS器件，将基本值减小所述变动值，根据关系曲线，获得PMOS器件在减小的基本值下的P器件电性参数值；

优化器件参数获取模块，用于获得N器件电性参数值和P器件电性参数值下的优化器件参数值；

优化仿真性能参数获取模块，用于获得优化器件参数值下的电路等效模型的优化仿真性能参数值；

优化判断及重设模块，用于根据所述优化仿真性能参数值，判断是否进行迭代，若是，重新设定变动值。

可选的，所述g_m限定为有效跨导。

本发明实施例提供的LC-VCO仿真器模型系统设计方法、装置，采用了NMOS器件和PMOS器件串接的模型、NMOS器件和PMOS器件的漏极分别与栅极连接的仿真器模型，该模型具有更高的模型精度，应用于系统设计方法时，通过该模型获得器件的电性参数图表，进而获得器件参数，进而进行仿真性能参数的判断，该方法中，仅采用仿真器模型，消除了模型间的差异而导致的迭代次数的增加，同时，该仿真器模型具有高模型精度，有效减小了设计过程中的迭代次数，提高了设计的精确性和效率，缩短设计周期。

更进一步的，在基本设计完成后，可以分别对NMOS器件和PMOS器件的参数进行进一步的优化处理，分别消除不同器件的噪声，提高器件的整体的性能指标。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明实施例的LC-VCO的结构示意图；

图2为根据本发明实施例的LC-VCO仿真器模型的结构示意图；

图3为根据本发明实施例的系统设计方法的基本设计步骤的流程图；

图4为根据本发明实施例的LC-VCO仿真器模型提取的NMOS器件的关系曲线；

图5为根据本发明实施例的系统设计方法的优化设计步骤的流程图；

图6为根据本发明实施例的系统设计方法的基本设计步骤获得的相位噪声与功耗的曲线关系图；

图7为根据本发明实施例的系统设计方法在优化设计前后的噪声与功耗关系图；

图8为根据本发明实施例的LC-VCO的系统设计装置的结构示意图；

图9为根据实施例的LC-VCO的系统设计装置的优化装置的结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

如图1所示，为本发明采用的LC-VCO(电容电感-振荡器)电路结构示意图，该LC-VCO结构为典型的负阻振荡器，包括两个NMOS器件(M3、M4)、两个PMOS器件(M1、M2)、电感-电容的谐振腔以及直流电源I_bias。

其中，第一PMOS器件M1和第二PMOS器件M2的源端相连后连接至直流电源I_bias，直流电源I_bias连接电源V_DD，第一NMOS器件M3和第二NMOS器件M4的源极接地，第一PMOS器件M1的漏极接第一NMOS器件M3的漏极，第二PMOS器件M2的漏极接第二NMOS器件M4的漏极，第一PMOS器件M1的栅极与第二PMOS器件M2的漏极连接后接至V_out+，第二PMOS器件M2的栅极与第一PMOS器件M1的漏极连接后接至V_out-，第一NMOS器件M3的栅极与第二NMOS器件M4的漏极连接后连接至V_out+，第二NMOS器件M4的栅极与第一NMOS器件M3的漏极连接后连接至V_out-，电感L和电容C_var并联连接在V_out+和V_out-之间，即，第一PMOS器件和第一NMOS器件的漏极与第二PMOS器件和第二NMOS器件的漏极连接点之间，电容C_var连接可变电压V_ct1，由可变电压V_ct1改变电容C_var的大小，从而可以改变谐振频率。

针对上述的LC-VCO结构，本发明提出了一种仿真器模型，如图2所示，包括NMOS器件N1和PMOS器件P1，PMOS器件P1的漏极与NMOS器件N1的漏极连接，PMOS器件P1的源极与直流输入端连接，NMOS器件N1的源极接地，NMOS器件N1和PMOS器件P1的漏极分别与栅极连接。其中，直流输入端由直流电源A1的输出提供，该直流电源A1提供电流输入I_d，该直流电源连接电源V_DD。

在设计过程中可以采用该结构的仿真器模型，通过该模型提取出所需的NMOS和PMOS器件的相关参数变化曲线，通常的，可以通过扫描电流Id，分别获得NMOS和PMOS器件的过驱动电压V_ov曲线、截止频率f_T曲线、漏电流密度I_d/W曲线以及单位寄生电容C/WL曲线，参考或通过这些曲线获得所需的器件的电性参数，进而获得器件参数值以及该器件参数值下的仿真性能参数。该结构中融合了LC-VCO结构中MOS管的电气特征，包括Vgs＝Vds，漏电流I_d决定过驱动电压Vov以及MOS的负载特征，这样，可以获得更高的模型精度，在设计过程中，可以有效的减少迭代的次数，提高设计效率。

为了更好的理解本发明，以下将结合具体的设计方法和附图3-5进行详细的描述。

在本实施例的设计过程中，主要考虑I_bias取值，以及PMOS器件的沟道宽度W_p和NMOS器件的沟道宽度W_n，在满足相位噪声条件下，获得最优功耗的基本设计步骤，以及，在此之后对相位噪声的优化流程。

首先，在步骤S101，在预定的沟道宽度数值下，分别获得所述LC-VCO仿真器模型的NMOS器件和PMOS器件的关系曲线，关系曲线包括g_m/I_d分别与漏电流、寄生电容的变化曲线，其中，g_m为跨导，I_d为漏电流。

本实施例中，预定条件为预定的沟道长度和沟道宽度，在该LC-VCO仿真器模型下，以NMOS器件为例，在沟道长度L_n＝180nm，沟道宽度为W_n＝20um条件下，扫描源极电流I_d，获得g_m/I_d的相关曲线，其中g_m为有效跨导g_(m,eff)，即g_(m,eff)＝g_m-g_ds。采用有效跨导能简化设计流程，不需要引入本征增益和g_m/I_d的关系曲线。

参考图4所示，为获得的NMOS器件的相关曲线，包括g_m/I_d与过驱动电压V_ov曲线、截止频率f_T曲线、漏电流密度I_d/W曲线以及单位寄生电容C/WL的曲线，所有曲线均以g_m/I_d为横轴，单位为S/A(西门子/安培)，A图为过驱动电压曲线，以g_m/I_d为横轴，单位为S/A(西门子/安培)，以V_ov为纵轴，单位为V(伏特)；B图为截止频率曲线，以g_m/I_d为横轴，单位为S/A(西门子/安培)，以f_T为纵轴，单位为Hz(赫兹)；C图为漏电流密度曲线，以g_m/I_d为横轴，单位为S/A(西门子/安培)，以I_d/W为纵轴，单位为A/m(安培/米)；D图为单位寄生电容曲线，以g_m/I_d为横轴，单位为S/A(西门子/安培)，以C/WL为纵轴，单位为F/m²(法/平方米)。在这些曲线中，漏电流密度I_d/W曲线以及单位寄生电容C/WL的曲线用于获取器件的电性参数值，过驱动电压V_ov曲线和截止频率f_T曲线用于器件工作状态参考以及优化流程。

接着，在步骤S102，根据关系曲线，分别获得NMOS器件和PMOS器件在预定的g_m/I_d数值下的电性参数值，电性参数值包括漏电流密度和单位寄生电容。

首先，选择初始的g_m/I_d值，可以根据实际的相位噪声指标来选择，一般情况下，相位噪声指标较高时，初始g_m/I_d取值可以为较小值，如g_m/I_d＝10，相位噪声指标较低时，初始g_m/I_d取值可以为较大值，如g_m/I_d＝15。

在该预定的初始g_m/I_d下，可以在上述的关系曲线中，找出与该g_m/I_d值对应的NMOS器件和PMOS器件的电性参数值，包括NMOST的漏电流密度(I_d/W)_n、PMOST的漏电流密度(I_d/W)_p、NMOST的单位寄生电容(C/WL)_n、PMOST的单位寄生电容(C/WL)_p。

而后，在步骤S103，获得所述电性参数值下的器件参数值。

可以通过如下的公式和计算步骤，计算得到器件参数值。

具体计算步骤如下：

g_m＝K_osc*g_ind表达式(1)

$>I_d=\frac{g_m}{g_m/I_d}$>表达式(2)

I_bias＝2*I_d表达式(3)

$>W_p=\frac{I_d}{{(I_d/W)}_p}$>表达式(4)

$>W_n=\frac{I_d}{{(I_d/W)}_n}$>表达式(5)

C_p＝(C/WL)_p*W_p*L_p表达式(6)

C_n＝(C/WL)_n*W_n*L_n表达式(7)

$>C_{\mathrm{osc}}=\frac{1}{{\left(2\pi f_o\right)}^2{L}_{\mathrm{ind}}}$>表达式(8)

C_var=C_osc-(C_n+C_p)/2表达式(9)

其中，g_m为跨导(NMOST和PMOST的g_m相等)，I_d为漏电流(NMOST和PMOST的I_d相等)，K_osc为起振因子，一般取值为1.5～3，f_o为谐振频率，C_osc为谐振时的总电容值。

其中，可以采用Q²R(Q为电感的品质因子，R为电感的等效并联电阻)作为评估电感性能指标，选择最优电感。Q²R越大，则电感越好。对最优电感进行仿真，获得其电感值L_ind及其等效并联电阻g_ind。NMOST和PMOST采用工艺允许的最小沟道长度，即L_n＝L_p＝L_min。在这些值以及上述NMOS器件和PMOS器件的漏电流密度和单位寄生电容的值下，计算获得器件参数值，器件的电性参数值为器件设计中所需要的器件参数值，可以包括尾电流I_bias、可变电容C_var、NMOST沟道宽度W_p和NMOST沟道宽度W_n等。

接着，在步骤S104，获得所述器件参数值下的电路等效模型的仿真性能参数值。

在该步骤中，采用电路等效模型，即设计中采用的电路，如图1所示，将这些器件的器件参数值带入该电路中，进行仿真，从而获得该电路的相位噪声的仿真性能参数值。

而后，在步骤S105，根据所述仿真性能参数值，判断是否进行迭代，若是，重新设置预定的g_m/I_d数值，并重复步骤S102-S105；若否，结束基本设计步骤，预定的g_m/I_d数值为基本值。

在本实施例中，可以根据相位噪声的数值的大小进行判断，若相位噪声的数值基本接近设计指标，如与相位噪声的设计指标的差值的绝对值在3dB以内，则可以结束设计流程。若相位噪声的数值远大于或远小于设计指标，如与相位噪声的设计指标的差值的绝对值大于3dB，则重新设定预定的g_m/I_d数值，将此次迭代中的g_m/I_d数值增加或减小一定步长，步长的选择根据需要确定，可以先选择较大的步长，如1，在接近目标设计指标时，改用更小的步长，如0.1，并返回步骤S102-S105，进行再次迭代，从而使得相位噪声与设计指标接近。在结束步骤中的预定的g_m/I_d数值标记为基本值。

至此，完成了本实施例的基本设计流程，在基本满足设计条件的设计点之后，可以进一步进行优化步骤，参考图5所示，进一步改善器件性能，如改善低频偏处的相位噪声。

以下将结合具体的实施例对优化流程进行详细的说明。该实施例中，优化流程是在保证功耗不变的前提下进行的，以改善相位噪声，即尾电流I_bias保持不变。

首先，在步骤S201，对于NMOS器件，将基本值增加一变动值，根据关系曲线，获得NMOS器件在增加的基本值下的N器件电性参数值；对于PMOS器件，将基本值减小所述变动值，根据关系曲线，获得PMOS器件在减小的基本值下的P器件电性参数值。

在该步骤中，分别对NMOS和PMOS器件的g_m/I_d进行调整，将在基本步骤最后结束步骤中的预定的g_m/I_d数值做为基本值，对于PMOS器件，将基本值减小所述变动值，对于NMOS器件，将基本值增加一变动值，即两种器件增加和减小的值为相同值，而后，利用之前获得NMOS器件和PMOS器件的关系曲线，分别获得NMOS器件和PMOS器件在其相应的g_m/I_d下的电性参数值，具体的获得方式同基本步骤中获得电性参数值的步骤。

进而，在步骤S202，分别获得所述电性参数值下的N器件参数值和P器件参数值。

具体的，可以采用公式(4)-(7)，计算获得PMOST的沟道宽度W_p、NMOST的沟道宽度W_n、PMOST的等效寄生电容C_p和NMOST的等效寄生电容C_n，可以采用公式(9)，获得可变电容C_var。

而后，在步骤S203，获得优化器件参数值下的电路等效模型的优化仿真性能参数值。

在该步骤中，采用电路等效模型，即设计中采用的电路，如图1所示，将这些器件的器件参数值C_var，W_n和W_p带入该电路中，进行仿真，从而获得该电路的相位噪声的仿真性能参数值。

而后，在步骤S204，根据所述优化仿真性能参数值，判断是否进行迭代，若是，重新设定变动值，并重复步骤S201-S204，若否，结束优化步骤。

可以根据相位噪声的数值的大小进行判断，若相位噪声改善成立，则结束优化设计步骤；若相位噪声改善不成立，则重新设定变动值，重复步骤S201-204。

对于优化流程，g_m/I_d关系曲线中的过驱动电压曲线V_ov和截止频率曲线f_T能提供方向性指导和约束性指导。优化总是朝着NMOST的f_T减小，PMOST的f_T增大的方向，当NMOST和PMOST工作速度趋于相等时，低频偏处的相位噪声获得最优值。另一方面，当NMOST的g_m/I_d增大到使V_ov接近0时，优化将停止。

如图6所示，为按照本发明实施例的基本设计步骤所获得的相位噪声与功耗的曲线关系，可以看到，趋势是相位噪声随功耗的增加而减小。在本实施例中，当尾电流I_bias<0.55mA时(对应g_m/I_d>17.5)，此时MOST处于弱反型区，相位噪声会急剧恶化。从图6可以看出，I_bias＝0.6mA时，LC-VCO的相位噪声为-94dBc。当I_bias＝1.2mA时，LC-VCO的相位噪声为-100dBc。在1.8V电源的条件下，可以理解为增加12.8mW的功耗，可以改善6dB的相位噪声。

如图7所示，为发明实施例的系统设计方法在优化设计前后的噪声与功耗关系图，可以看到，低频偏处的相位噪声有明显改善，而随频偏值增大，相位噪声改善减小。在本实例中，当尾电流I_bias>0.55mA时，频偏Δf为10Hz，100Hz和1kHz处的相位噪声改善3～4dB，频偏Δf为10kHz，100kHz和1MHz处的相位噪声改善小于1dB；当0.45mA<I_bias<0.55mA时，频偏Δf为10Hz，100Hz，1kHz，10kHz，100kHz和1MHz处的相位噪声改善小于1dB。

此外，本发明还提供了与上述方法对应的LC-VCO的系统设计装置，参考图8和图9所示，包括上述的LC-VCO仿真器模型；

关系曲线获取模块，用于在预定的条件下，分别获得所述LC-VCO仿真器模型的NMOS器件和PMOS器件的关系曲线，关系曲线包括g_m/I_d分别与漏电流、寄生电容的变化曲线，其中，g_m为跨导，I_d为漏电流；

电性参数获取模块，用于根据关系曲线，分别获得NMOS器件和PMOS器件在预定的g_m/I_d数值下的电性参数值，电性参数值包括漏电流密度和单位寄生电容；

器件参数获取模块，用于获得所述电性参数值下的器件参数值；

仿真性能参数获取模块，用于获得所述器件参数值下的电路等效模型的仿真性能参数值；

判断及重设模块，用于根据所述仿真性能参数值，重新设置预定的g_m/I_d数值。

此外，所述LC-VCO的系统设计装置还可进一步包括优化装置，所述优化装置包括：

优化电性参数获取模块，用于对于NMOS器件，将基本值增加一变动值，根据关系曲线，获得NMOS器件在增加的基本值下的N器件电性参数值；对于PMOS器件，将基本值减小所述变动值，根据关系曲线，获得PMOS器件在减小的基本值下的P器件电性参数值；

优化器件参数获取模块，用于获得N器件电性参数值和P器件电性参数值下的优化器件参数值；

优化仿真性能参数获取模块，用于获得优化器件参数值下的电路等效模型的优化仿真性能参数值；

优化判断及重设模块，用于根据所述优化仿真性能参数值，重新设定变动值。

其中，所述g_m为有效跨导。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。