一种具有高电源抑制比特性和自启动电路的带隙基准电路

摘要

本发明公开了一种具有高电源抑制比特性和自启动电路的带隙基准电路，它包括带隙基准电路、电流电路、反馈电路和启动电路；所述的电流电路用于增大直流电源VDD和带隙基准核心电路的直流电输入端之间的阻值，减少直流电源VDD对带隙基准电路的直流电输入端电压Vd的干扰，从而增强电源抑制比和电路稳定性；在带隙基准电路处于零电流状态时，启动电路开始工作，使带隙基准电路偏离零电流状态，同时带隙基准电路通过反馈电路将其状态信息反馈给启动电路，当带隙基准电路正常工作时，启动电路停止工作。

说明书

技术领域

本发明涉及带隙基准电路领域，特别是涉及一种具有高电源抑制比特性和自启动电路的带隙基准电路。

背景技术

带隙基准电路的基本原理是将两个具有相反温度系数的电压以合适的权重相加，最终获得具有零温度系数的基准电压。例如，电压V+拥有正温度系数，电压V-拥有负温度系数，存在合适的权重α和权重β，满足这样就得到具有零温度系数的基准电压，基准电压的表达式为V_ref＝αV₊+βV_-。

双极型晶体管(BJT)有以下两种特性：

1、双极型晶体管的基极—发射极电压V_BE电压与绝对温度成反比；

2、在不同集电极电流下，双极型晶体管的基极—发射极电压的差值ΔV_BE与绝对温度成正比。因此双极晶体管可构成带隙基准电压电路的核心。

在带隙基准电路中，电源电压的波动，会引起Vref的波动。电源抑制比是衡量电路对电源线上噪声的抑制能力的参数。因此，有必要设计一种增强电源抑制比，可减少电源波动对带隙基准电路带来的干扰的带隙基准电路。

带隙基准(bandgap)电路模块为其他电路模块提供具有零温度系数的基准电压。在设计带隙基准(bandgap)电路时，为了避免其处于不希望的零电流状态，需要增加启动电路模块。目前的启动电路一般都是通过提供启动电压的方式，迫使受控电路偏离零电流状态，但这个启动方式不稳定，受控电路可能又会回到零电流状态而不能正常启动。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具有高电源抑制比特性和自启动电路的带隙基准电路，减少直流电源VDD对带隙基准核心电路及其各支路的直流电输入端电压Vd的干扰，提高电源抑制比；采用Cascade结构的电流电路，增大直流电源VDD和带隙基准核心电路的直流电输入端之间的阻值，从而增强电源抑制比和电路稳定性。并通过注入启动电流的方式，迫使带隙基准电路偏离零电流状态，当带隙基准电路正常工作后，启动电路由自动停止注入启动电流；启动电路的工作状态还可被人为地控制。

本发明的目的是通过以下技术方案来实现的：一种具有高电源抑制比特性和自启动电路的带隙基准电路，它包括带隙基准电路、电流电路、反馈电路和启动电路。

所述的电流电路采用Cascade结构，用于增大直流电源VDD和带隙基准核心电路的直流电输入端之间的阻值，减少直流电源VDD对带隙基准电路的直流电输入端电压Vd的干扰，从而增强电源抑制比和电路稳定性。

在带隙基准电路处于零电流状态时，启动电路开始工作，使带隙基准电路偏离零电流状态，同时带隙基准电路通过反馈电路将其状态信息反馈给启动电路，当带隙基准电路正常工作时，启动电路停止工作。

电流电路、反馈电路和启动电路的电流输入端与直流电源VDD连接，电流电路的电流反馈端与反馈电路的第一反馈输入端连接，反馈电路的反馈输出端与启动电路的第四电流反馈端口o4连接。

启动电路的第三启动输出端口o3和电流电路的电流输出端均与带隙基准电路的直流电输入端即端口C连接，启动电路的第二启动输出端口o2与带隙基准电路的端口X连接，启动电路的第一启动输出端口o1与反馈电路的启动控制端连接，带隙基准电路的端口Z与反馈电路的第二反馈输入端连接。

所述的带隙基准电路包括带隙基准核心电路，带隙基准核心电路包括运算放大器OP1、PMOS管PM1、PMOS管PM2、三极管PNP1、三极管PNP2和电阻R1。

运算放大器OP1的反相输入端和PMOS管PM1的漏极与端口X连接，三极管PNP1的发射极通过电阻R1也与带隙基准电路的端口X连接，三极管PNP1的集电极和基极均与地对接，PMOS管PM1的源极和PMOS管PM2的源极均与带隙基准电路的直流电输入端连接。

运算放大器OP1的同相输入端、PMOS管PM2的漏极和三极管PNP2的发射极均与带隙基准电路的端口Y连接，三极管PNP2的集电极和基极均与地对接。

运算放大器OP1的输出端、PMOS管PM1的栅极和PMOS管PM2的栅极均与带隙基准电路的端口Z连接。

所述的带隙基准电路还包括基准电压产生电路，基准电压产生电路包括PMOS管PM3、三极管PNP3和电阻R2。

PMOS管PM3的源极与带隙基准电路的直流电输入端连接，PMOS管PM3的漏极与基准电压VREF输出端连接，PMOS管PM3的漏极还通过电阻R2与三极管PNP3的发射极连接，PMOS管PM3的栅极与带隙基准电路的端口Z连接，三极管PNP3的集电极和基极均与地对接。

所述的带隙基准电路还包括泄放通道，泄放通道使得带隙基准核心电路端口Y的输出电压不会随外界条件的改变而变化。

所述的泄放通道包括PMOS管PM4和NMOS管NM1；PMOS管PM4的源极与带隙基 准电路的直流电输入端连接，PMOS管PM4的漏极分别与NMOS管NM1的漏极、栅极连接，PMOS管PM4的栅极与带隙基准电路的端口Y连接，NMOS管NM1的源极与地对接。

所述的带隙基准电路还包括抗干扰电路，抗干扰电路用于减少由于直流电源VDD的波动而带来的干扰，减少带隙基准电路各支路电流所带来的干扰，提高带隙基准电路的电源抑制比。

所述的抗干扰电路包括电容元件，电容元件的一端与带隙基准电路的直流电输入端连接，电容元件的另一端与地对接。

所述的电流电路包括由PMOS管PM5和PMOS管PM6组成的Cascade结构的电流源I1。

PMOS管PM5的源极与电流电路的输入端连接，PMOS管PM5的漏极与PMOS管PM6的源极连接，PMOS管PM5的栅极和PMOS管PM6的栅极分别与电流电路的电流反馈端的端口A和端口B连接，PMOS管PM6的漏极与电流电路的输出端连接。

所述的启动电路包括启动支路、第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和第四电流镜像单元，启动支路、第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和第四电流镜像单元的电源输入端与直流电源VDD连接，启动支路的镜像电流输出端分别与第一电流镜像单元和第二电流镜像单元的镜像电流输入端连接，启动支路的镜像电流输入端与第三电流镜像单元的电源输出端连接，启动支路的镜像电流输出端与其镜像电流输入端连接于M点，启动支路的电源输出端与地对接，第一电流镜像单元的电源输出端与第一启动输出端口o1连接，第二电流镜像单元的电源输出端与第二启动输出端口o2连接，第三电流镜像单元的镜像电流输入端与电流反馈端口o4连接，第四电流镜像单元的电源输出端与第三启动输出端口o3连接，第四电流镜像单元的镜像电流输入端与启动支路的镜像电流输出端连接。

当启动支路上电开始工作后，第一电流镜像单元通过第一启动输出端口o1将启动支路上的电流镜像输出给反馈电路的启动控制端，使反馈电路正常启动。

第二电流镜像单元通过第二启动输出端口o2将启动支路上的电流镜像输出给带隙基准电路的端口X，第四电流镜像单元通过第三启动输出端口o3将启动支路上的电流镜像输出给带隙基准电路的端口C，通过两路启动电流使带隙基准电路偏离零电流启动状态。

第三电流镜像单元通过电流反馈端口o4接收反馈电路的输出端所输出的反馈电流，第三电流镜像单元将电流电路上的电流镜像反馈到启动支路上，使得启动支路中Q点的电压逐渐增大，第一电流镜像单元和第二电流镜像单元逐渐截止直至完全关闭，此时，启动电路停止输出启动电流。

所述的启动电路还包括第一开关单元，所述的第一开关单元包括用于控制启动支路通断 的第一开关模块、用于控制第一电流镜像单元通断的第二开关模块、用于控制第二电流镜像单元通断的第三开关模块、用于控制第四电流镜像单元通断的第四开关模块和用于同时控制启动支路与所述多个电流镜像单元通断的第五开关模块。

第一开关模块的电源输入端与启动支路的电源输出端连接，第一开关模块的电源输出端与地对接，第二开关模块的电源输入端与第二电流镜像单元的电源输出端连接，第二开关模块的电源输出端与第一启动输出端口o1连接，第四开关模块的电源输入端与第四电流镜像单元的电源输出端连接，第四开关模块的电源输出端与第三启动输出端口o3连接，第一开关模块、第二开关模块、第三开关模块和第四开关模块的控制端均与第一控制信号端口N_S连接。

第五开关模块的电源输入端与直流电源VDD连接，第五开关模块的电源输出端与启动支路的Q点连接，第五开关模块的控制端与第二控制信号端口S连接。

所述的反馈电路包括第二开关单元和第五电流镜像单元，第五电流镜像单元的电流输入端与直流电源VDD连接，第五电流镜像单元的第一反馈输入端与电流电路的电流反馈端连接，第五电流镜像单元的第二反馈输入端与带隙基准电路的端口Z连接，第五电流镜像单元的输出端与第二开关单元的输入端连接，第二开关单元的控制端与启动电路的第一启动输出端口o1连接，第二开关单元的输出端与地对接。

本发明的有益效果是：

1)在带隙基准电路中，增加由PMOS管PM4和NMOS管NM1组成的泄放通道，来减小电源VDD带来的干扰。

2)为了增强带隙基准电路的电源抑制比，电流电路中的电流源I由Cascade结构来实现，增大了直流电源VDD到Vd到阻值，减小了直流电源对Vd的干扰，从而提高电源抑制比。

3)为了增强带隙基准电路的电源抑制比，在带隙基准电路的旁边增加一个电源到地的电容，即抗干扰电路，利用对电容的充放电原理来减小电源波动对带隙基准电路的干扰。

4)本发明通过注入启动电流的方式，迫使带隙基准电路偏离零电流状态，当带隙基准电路正常工作后，启动电路由自动停止注入启动电流；启动电路的工作状态还可被人为地控制。

5)本发明的启动电路可增设开关单元，通过开关单元来人为地控制启动电路的工作状态，还可使启动电路和受控电路完全断开。

附图说明

图1为本发明整体电路的结构框图；

图2为本发明带隙基准电路的结构框图；

图3为本发明带隙基准电路的电路原理图；

图4为本发明启动电路的结构框图；

图5为本发明启动电路的电路原理图；

图6为本发明反馈电路的电路原理图；

图7为本发明整体电路的电路原理图；

图8为传统的结构与本发明结构的电源抑制比仿真结果比较图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种具有高电源抑制比特性和自启动电路的带隙基准电路，它包括带隙基准电路、电流电路、反馈电路和启动电路。

所述的电流电路采用Cascade结构，用于增大直流电源VDD和带隙基准核心电路的直流电输入端之间的阻值，减少直流电源VDD对带隙基准电路的直流电输入端电压Vd的干扰，从而增强电源抑制比和电路稳定性。

在带隙基准电路处于零电流状态时，启动电路开始工作，使带隙基准电路偏离零电流状态，同时带隙基准电路通过反馈电路将其状态信息反馈给启动电路，当带隙基准电路正常工作时，启动电路停止工作。

电流电路、反馈电路和启动电路的电流输入端与直流电源VDD连接，电流电路的电流反馈端与反馈电路的第一反馈输入端连接，反馈电路的反馈输出端与启动电路的第四电流反馈端口o4连接。

启动电路的第三启动输出端口o3和电流电路的电流输出端均与带隙基准电路的直流电输入端即端口C连接，启动电路的第二启动输出端口o2与带隙基准电路的端口X连接，启动电路的第一启动输出端口o1与反馈电路的启动控制端连接，带隙基准电路的端口Z与反馈电路的第二反馈输入端连接。

(一)带隙基准电路

如图2所示，所述的带隙基准电路包括带隙基准核心电路、基准电压产生电路、泄放通道和抗干扰电路。

所述的泄放通道用于减少直流电源对带隙基准核心电路及其各支路的直流电输入端电压Vd的干扰及增强电源抑制比；所述的抗干扰电路用于减少由于直流电源VDD的波动而带来的干扰，减少带隙基准电路各支路电流所带来的干扰，提高带隙基准电路的电源抑制比。

其中，带隙基准核心电路、基准电压产生电路、泄放通道和抗干扰电路的直流电输入端与直流电源VDD连接，带隙基准核心电路的第一输出端与基准电压产生电路的控制输入端连接，带隙基准核心电路的第二输出端与泄放通道的控制输入端连接，基准电压产生电路的 第一输出端输出基准电压V_REF，基准电压产生电路的第二输出端、泄放通道的输出端、抗干扰电路的输出端和带隙基准核心电路的第三输出端均与地对接。

(1)带隙基准核心电路

如图3所示，本发明中的带隙基准核心电路包括运算放大器OP1、PMOS管PM1、PMOS管PM2、三极管PNP1、三极管PNP2和电阻R1。

运算放大器OP1的反相输入端和PMOS管PM1的漏极与端口X连接，三极管PNP1的发射极通过电阻R1也与带隙基准电路的端口X连接，三极管PNP1的集电极和基极均与地对接，PMOS管PM1的源极和PMOS管PM2的源极均与带隙基准电路的直流电输入端连接。

运算放大器OP1的同相输入端、PMOS管PM2的漏极和三极管PNP2的发射极均与带隙基准电路的端口Y连接，三极管PNP2的集电极和基极均与地对接。

运算放大器OP1的输出端、PMOS管PM1的栅极和PMOS管PM2的栅极均与带隙基准电路的端口Z连接。

(2)基准电压产生电路

本发明中的基准电压产生电路包括PMOS管PM3、三极管PNP3和电阻R2。

PMOS管PM3的源极与带隙基准电路的直流电输入端连接，PMOS管PM3的漏极与基准电压V_REF输出端连接，PMOS管PM3的漏极还通过电阻R2与三极管PNP3的发射极连接，PMOS管PM3的栅极与带隙基准电路的端口Z连接，三极管PNP3的集电极和基极均与地对接。

(3)泄放通道

泄放通道使得带隙基准核心电路端口Y的输出电压不会随外界条件的改变而变化。

本发明中的泄放通道包括PMOS管PM4和NMOS管NM1。PMOS管PM4的源极与带隙基准电路的直流电输入端连接，PMOS管PM4的漏极分别与NMOS管NM1的漏极、栅极连接，PMOS管PM4的栅极与带隙基准电路的端口Y连接，NMOS管NM1的源极与地对接。

泄放通道为带隙基准电路中的泄放通道，使得端口C的电压不会随外界条件的改变而变化，也可不设置PMOS管PM4。

(4)抗干扰电路

抗干扰电路用于减少由于直流电源VDD的波动而带来的干扰，减少带隙基准电路各支路电流所带来的干扰，提高带隙基准电路的电源抑制比。

所述的抗干扰电路包括电容元件，电容元件的一端与带隙基准电路的直流电输入端连接，电容元件的另一端与地对接。

所述的电容元件可选用一般电容，也可选用MOS电容器，如图3中的MOS电容器NM2， MOS电容器NM2的栅极与带隙基准电路的直流电输入端连接，MOS电容器NM2的源极和漏极均与地对接。

(二)电流电路

为了增强电源抑制比，电流电路由Cascade结构的电流源来实现，增大了直流电源VDD到Vd到阻值，减小了直流电源对Vd的干扰，从而提高电源抑制比。

本发明中的电流电路包括由PMOS管PM5和PMOS管PM6组成的Cascade结构的电流源I1。

PMOS管PM5的源极与电流电路的输入端连接，PMOS管PM5的漏极与PMOS管PM6的源极连接，PMOS管PM5的栅极和PMOS管PM6的栅极分别与电流电路的电流反馈端的端口A和端口B连接，PMOS管PM6的漏极与电流电路的输出端连接。

假设：由于电源电压VDD的波动，引起注入电流源I的变化为ΔI。

抗干扰电路中的MOS电容器NM4，通过充放电原理使得抗干扰电路的电流变化ΔI₁。

泄放通道中的PMOS管PM4和NMOS管NM1使得该支路的电流变化ΔI₂。

此时ΔI≈ΔI₁+ΔI₂，从而减小了对带隙基准电路中其他支路电流的干扰，有效增强电源抑制比。

(三)启动电路

在设计带隙基准电路时，为了避免其处于不希望的零电流状态，需要增加启动电路模块。带隙基准电路处于零电流状态时，启动电路开始工作，使得带隙基准摆脱零电流状态；带隙基准电路在正常工作后，启动电路关闭。

如图4所示，所述的启动电路包括启动支路、第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和第四电流镜像单元，启动支路、第一电流镜像单元、第二电流镜像单元、第三电流镜像单元和第四电流镜像单元的电源输入端与直流电源VDD连接，启动支路的镜像电流输出端分别与第一电流镜像单元和第二电流镜像单元的镜像电流输入端连接，启动支路的镜像电流输入端与第三电流镜像单元的电源输出端连接，启动支路的镜像电流输出端与其镜像电流输入端连接于M点，启动支路的电源输出端与地对接，第一电流镜像单元的电源输出端与第一启动输出端口o1连接，第二电流镜像单元的电源输出端与第二启动输出端口o2连接，第三电流镜像单元的镜像电流输入端与电流反馈端口o4连接，第四电流镜像单元的电源输出端与第三启动输出端口o3连接，第四电流镜像单元的镜像电流输入端与启动支路的镜像电流输出端连接。

当启动支路上电开始工作后，第一电流镜像单元通过第一启动输出端口o1将启动支路上 的电流镜像输出给反馈电路的启动控制端，使反馈电路正常启动。

第二电流镜像单元通过第二启动输出端口o2将启动支路上的电流镜像输出给带隙基准电路的端口X，第四电流镜像单元通过第三启动输出端口o3将启动支路上的电流镜像输出给带隙基准电路的端口C，通过两路启动电流使带隙基准电路偏离零电流启动状态。

第三电流镜像单元通过电流反馈端口o4接收反馈电路的输出端所输出的反馈电流，第三电流镜像单元将电流电路上的电流镜像反馈到启动支路上，使得启动支路中Q点的电压逐渐增大，第一电流镜像单元和第二电流镜像单元逐渐截止直至完全关闭，此时，启动电路停止输出启动电流。

所述的启动电路还包括第一开关单元，所述的第一开关单元包括用于控制启动支路通断的第一开关模块、用于控制第一电流镜像单元通断的第二开关模块、用于控制第二电流镜像单元通断的第三开关模块、用于控制第四电流镜像单元通断的第四开关模块和用于同时控制启动支路与所述多个电流镜像单元通断的第五开关模块。

第一开关模块的电源输入端与启动支路的电源输出端连接，第一开关模块的电源输出端与地对接，第二开关模块的电源输入端与第二电流镜像单元的电源输出端连接，第二开关模块的电源输出端与第一启动输出端口o1连接，第四开关模块的电源输入端与第四电流镜像单元的电源输出端连接，第四开关模块的电源输出端与第三启动输出端口o3连接，第一开关模块、第二开关模块、第三开关模块和第四开关模块的控制端均与第一控制信号端口N_S连接。

第五开关模块的电源输入端与直流电源VDD连接，第五开关模块的电源输出端与启动支路的Q点连接，第五开关模块的控制端与第二控制信号端口S连接。

如图5所示，本发明中的启动电路包括PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、PMOS管PM15、PMOS管PM16、电阻R3和开关管PM20。PMOS管PM11的宽长比是PMOS管PM12、PMOS管PM13和PMOS管PM14的宽长比的N倍。

PMOS管PM12、PMOS管PM13和PMOS管PM14分别与PMOS管PM11组成三个电流镜，分别将PMOS管PM11上流过的电流镜像到第一启动输出端口o1、第二启动输出端口o2和第三启动输出端口o3输出，使得带隙基准电路的端口X、端口Z和直流电输入端电压Vd偏离零电流状态。PMOS管PM15通过第四电流反馈接口o4将电流电路中流过的电流镜像到电阻R3的支路上，当电阻R3上的电压即M点电压逐渐增大的同时，该三个电流镜逐渐关断至完全关闭，启动电路停止工作。

PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、PMOS管PM15和PMOS管PM16的源极均与直流电源VDD连接。PMOS管PM11、PMOS管PM12、PMOS管PM13和PMOS管PM14的栅极，以及PMOS管PM11、PMOS管PM15和PMOS管PM16 的漏极，均通过电阻R3与开关管PM20的源极连接。

PMOS管PM15的栅极与第四电流反馈接口o4连接。PMOS管PM12的漏极与第一启动输出端口o1连接，PMOS管PM13的漏极与第二启动输出端口o2连接，PMOS管PM14的漏极与第三启动输出端口o3连接，PMOS管PM16的栅极与第五控制输入端口S连接，开关管PM20的漏极与地对接，开关管PM20的栅极与第六控制输入端口N_S连接。

所述的第五控制输入端口S和第六控制输入端口N_S所输入的控制信号相反，即当第五控制输入端口S输出高电平信号时，第六控制输入端口N_S输出低电平信号，当第五控制输入端口S输出低电平信号时，第六控制输入端口N_S输出高电平信号。

所述的启动电路还可增设开关管PM19，开关管PM19的源极与开关管PM14的漏极连接，开关管PM19的漏极与第三启动输出端口o3连接，开关管PM9的栅极与第二控制信号输入接口N_S连接。

所述的启动电路还可增设开关管PM18，开关管PM18的源极与开关管PM13的漏极连接，开关管PM18的漏极与第二启动输出端口o2连接，开关管PM8的栅极与第二控制信号输入接口N_S连接。

所述的启动电路还可增设开关管PM17，开关管PM17的源极与开关管PM12的漏极连接，开关管PM17的漏极与第一启动输出端口o1连接，开关管PM17的栅极与第二控制信号输入接口N_S连接。

(四)反馈电路

本发明中的反馈电路包括第二开关单元和第五电流镜像单元，第五电流镜像单元的电流输入端与直流电源VDD连接，第五电流镜像单元的第一反馈输入端与电流电路的电流反馈端连接，第五电流镜像单元的第二反馈输入端与带隙基准电路的端口Z连接，第五电流镜像单元的输出端与第二开关单元的输入端连接，第二开关单元的控制端与启动电路的第一启动输出端口o1连接，第二开关单元的输出端与地对接。

如图6所示，所述的第二开关单元包括开关管NM3、开关管NM4、开关管NM5、开关管NM6、开关管NM7和开关管NM8，第五电流镜像单元包括PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10和PMOS管PM21。PMOS管PM5的宽长比是PMOS管PM9的宽长比的N倍，PMOS管PM6的宽长比是PMOS管PM10的宽长比的N倍。

PMOS管PM21的栅极与带隙基准电路的端口Z连接，PMOS管PM21的源极与启动电路的第三启动输出端口o3连接，PMOS管PM21的漏极与开关管NM3的漏极、开关管NM4的栅极、开关管NM5的栅极和开关管NM8的栅极连接。

开关管NM3的源极与开关管NM4的漏极连接，开关管NM3、开关管NM6和开关管NM7 的栅极均与启动电路的第一启动输出端口o1连接，开关管NM6的漏极与PMOS管PM8的漏极连接，开关管NM7的漏极、PMOS管PM10的漏极和PMOS管PM9的栅极与电流电路的电流反馈端的端口A和启动电路的电流反馈端口o4连接，开关管NM7的源极与开关管NM8的漏极连接，开关管NM8、开关管NM6、开关管NM5和开关管NM4的源极均与地对接。

PMOS管PM10、PMOS管PM8和PMOS管PM7的栅极均与电流电路的电流反馈端的端口B连接，PMOS管PM10的源极与PMOS管PM9的漏极连接，PMOS管PM9、PMOS管PM8和PMOS管PM7的源极均与直流电源VDD连接。

(五)整体电路

如图7所示，图7为带隙基准电路的整体电路图。

当带隙基准电路处于零电流状态时候，带隙基准电路中X、Y节点的电压为零；电流电路中，PMOS管PM5和PMOS管PM6形成的Cascade电流源上面没有电流通过。

此时设置第六控制输入端口N_S为低电平状态，第五控制输入端口S为高电平状态，启动电路中，开关管PM20导通，开关管PM16关断，PMOS管PM11～PM14、开关管PM17～PM19开启，第一启动输出端口o1、第二启动输出端口o2和第三启动输出端口o3输出启动电流，迫使带隙基准电路中X和Y两个节点的电压偏离零状态，第三启动输出端口o3输出启动电流代替电流电路中PMOS管PM5和PMOS管PM6形成的Cascade电流源向带隙基准电路的C节点注入电流，此时带隙基准电路开始工作。

并利用镜像关系使得PMOS管PM5、PMOS管PM6和PMOS管PM15上有电流通过，随着带隙基准电路的正常工作，流过PMOS管PM5、PMOS管PM6和PMOS管PM15上的电流逐渐增大，此时电阻R3与开关管PM20上的压降增大，即M节点电压增大，使得PMOS管PM12～PM14向关断状态转移，此时第一启动输出端口o1、第二启动输出端口o2和第三启动输出端口o3输出的启动电流逐渐减小。当带隙基准电路正常工作后，PMOS管PM12～PM14关断，同时将控制信号N_S设置为高电平，将控制信号S设置为低电平，使得PMOS管PM15与电流反馈端口o4断开，此时启动电路与带隙基准电路完全断开。

(六)实验仿真

如图8所示，图8为传统的结构与本发明结构的电源抑制比仿真结果比较图。图中PSRR1为传统结构的电源抑制比，PSRR2为本发明结构的电源抑制比。

由图8可知，当频率在100～104之间时，PSRR1约等于-17.5dB，PSRR2约等于-77.5dB，本发明所提出的带隙基准电路的电源抑制比PSRR的增益值远小于传统结构的电源抑制比的增益值。即时在频率为104～107之间时，PSRR2的增长趋势较大，但PSRR2也远小于PSRR1。 因此，本发明能有效的减少电源电压VDD到基准电压VREF的小信号增益，增强电源抑制比。