用于保护数据传输块免受存储器错误和传输错误的方法和设备

摘要

本发明涉及用于保护数据传输块免受存储器错误和传输错误的方法和设备。该方法(600)包括：将第一冗余区段附连(601)到数据传输块，以用于保护数据传输块免受存储器错误，并且在存储器缓冲器中提供数据传输块；将第二冗余区段附连(602)到从存储器缓冲器读取的数据传输块，以用于保护数据传输块免受传输错误，并且提供数据传输块，以用于传输；以及如果从存储器缓冲器读取的数据传输块的第一冗余区段的评估指示存储器错误，则使第二冗余区段无效(603)。

说明书

技术领域

本公开涉及用于保护数据传输块免受存储器错误和传输错误的方法和设备，特别是通过利用HARQ机制来纠正片上存储器中的间歇性故障，从而保护数据传输块免受存储器错误和传输错误的方法和设备。

背景技术

用于现代通信标准(例如移动通信标准(例如LTE(长期演进)))的调制解调器芯片变得日益复杂。具体地说，片上存储器大小随着相应标准所提供的峰值数据率(例如，对于最新的LTE发行版，高达600Mbps)而增加。另一方面，硅工艺技术的进展持续地增加片上存储器密度。因此，芯片变得越来越易遭受在它们的寿命时间期间产生的间歇性存储器故障或永久性存储器故障。根据存储器错误的关键性，针对每个存储器单元可以采取较复杂或较不复杂的对策，范围从一点儿也不保护或在工厂测试期间修复非功能性存储器实例到完善的实时纠错编码(ECC)。

必须不断地改进数据通信网络中所采用方法和设备。具体地说，在上述情况下，可能期望改进调制解调器(特别是移动设备的调制解调器)的错误保护。

附图说明

包括附图以提供各方面的进一步理解，并且合并附图而且构成该说明书的一部分。附图示出各方面并且连同说明书一起服务于解释各方面的原理。其它方面以及各方面的很多期望优点由于通过参照以下详细描述而变得更好理解，因此将容易地领会它们。类似的标号指定对应的相似部分。

图1是包括基站110和移动终端120的无线通信网络100的示意图。

图2是用于移动接收器中的错误保护以便保护免受传输错误的方法200的示意图。

图3是使用更高层协议处理进行移动接收器中的存储器检错的方法300的示意图。

图4是使用纠错和ECC开销进行移动接收器中的错误保护的方法400的示意图。

图5是根据本公开的使用处理链进行移动接收器中的错误保护的方法500的示意图。

图6是根据本公开的用于接收器中的错误保护的方法600的示意图。

图7是根据本公开的用于接收器中的错误保护的设备700的框图。

图8是根据本公开的用于接收器中的错误保护的片上系统800的框图。

图9是根据本公开的用于移动接收器中的错误保护的片上系统900的框图。

具体实施方式

在以下具体实施方式中，参照附图，附图形成其一部分并且是通过可以实践本公开的说明性具体方面的方式而示出的。应理解，可以在不脱离本公开的范围的情况下，可以利用其它方面，并且进行结构或逻辑改变。因此，并非在限制性的意义上进行以下详细描述，本公开的范围由所附权利要求限定。

在此所描述的方法和设备可以基于纠错编码和冗余机制(例如循环冗余校验(CRC)和奇偶校验)。应理解，结合所描述的方法进行的说明对于被配置为执行方法的对应设备也可以保持成立，并且反之亦然。例如，如果描述了具体方法步骤，则即使在附图中并未明确描述或示出用于执行所描述的方法步骤的单元，对应设备也可以包括该单元。此外，应理解，在此所描述的各个示例性方面的特征可以彼此组合，除非另外具体地说明。

在此所描述的方法、设备和系统可以被配置为处理数据传输块。数据传输块是被配置用于不同数据实体(例如协议层或物理单元)之间的传送的数据块。在LTE系统中，例如，来自对于物理层给出的上层(或MAC)的数据基本上称为传输块或数据传输块。对于每个传输时间间隔(TTI)，可以生成一个或多个传输块。物理资源块的数量以及调制和编码方案(MCS)可以决定传输块大小。提供检错的CRC(循环冗余校验)可以附加到每个传输块。传输块可以分段为码块，然后传递到信道编码和速率匹配模块。

在此所描述的方法、设备和系统可以被配置为具体地通过将冗余区段附连到数据传输块来提供数据冗余。数据冗余是对于实际数据而言存在额外数据，并且允许纠正所存储或发送的数据中的错误。额外数据可以简单地是实际数据的完全拷贝，或者仅为所选择的允许检错并且重构丢失或受损的数据高达特定级别的多份数据。例如，通过包括额外数据校验和，ECC存储器能够检测并且纠正每个存储器字内的单比特错误。ECC存储器使用纠错编码比特而对外部不可见。即，在写入到ECC存储器期间，生成内部冗余比特并随后用于当从ECC存储器进行读取时进行纠正。这些内部冗余比特并不连同发送数据一起发送。

在此所描述的方法、设备和系统可以被配置为具体地通过将一个或多个校验比特附连到数据传输块来提供数据冗余。奇偶校验比特(parity bit)是添加到一串二进制码的比特(例如，添加到末尾或开头)，其指示串中具有值1的比特的数量是偶数还是奇数。奇偶校验比特用作检错码的最简单形式。在偶数校验的情况下，对给定集合中的值为1的比特的数量进行计数。如果它们的总数是奇数，则奇偶校验比特值设置为1，使得集合中的1的总计数是偶数数量。如果1的计数是偶数，则奇偶校验比特的值保持为0。在奇数校验的情况下，情况相反。改为，如果值为1的比特之和是奇数，则奇偶校验比特的值设置为0。而如果值为1的比特之和是偶数，则奇偶校验比特值设置为1，使得集合中的1的总计数是奇数数量。

在此所描述的方法、设备和系统可以被配置为具体地通过附连循环冗余校验来提供数据冗余。循环冗余校验(CRC)是在数字网络和存储设备中通常用于检测对原始数据的偶然改变的检错码。进入这些系统的数据块得到基于它们的内容的多项式除法的余数而附连的短校验值。在检索时，重复计算，并且如果校验值不匹配，则可以采取纠正动作免受假定的数据破坏。因为校验(数据验证)值是冗余的(即，扩展消息而不添加信息)，并且算法是基于循环码的，所以CRC如此得名。

在此所描述的方法、设备和系统可以基于混合自动重复请求(HARQ)机制。HARQ是高速率前向纠错编码和ARQ错误控制的组合。在标准ARQ中，使用检错(ED)码(例如循环冗余校验(CRC))将冗余比特添加到待发送的数据。检测到受破坏的消息的接收器将从发送器请求新的消息。在混合ARQ中，用前向纠错(FEC)码对初始数据进行编码，并且奇偶校验比特要么连同消息一起立即发送，要么仅当接收器检测到错误消息时在请求后发送。

可以在无线通信网络(具体地说，基于UMTS(全球移动通信系统)和3GPP(第3代合作伙伴计划)系统的通信网络)中实现在此所描述的方法和设备。可以进一步在移动设备(或移动站或用户装备(UE))或基站(NodeB、eNodeB)中实现以下所描述的方法和设备。所描述的设备可以包括集成电路和/或无源设备，并且可以根据各种技术而制造。例如，电路可以设计为逻辑集成电路、模拟集成电路、混合信号集成电路、光电路、存储器电路和/或集成无源电路。

在此所描述的方法和设备可以被配置为发送和/或接收无线电信号。无线电信号可以是或可以包括无线电发送设备(或无线电发送器或接收器)借助处于大约3Hz至大约300GHz的范围中的射频所辐射的射频信号。频率范围可以与用于产生并且检测无线电波的交变电流电信号的频率对应。

图1是包括基站110和移动终端120的无线电通信网络100的示意图。在UE(用户设备)120与基站110之间的无线电通信中，可以在从UE 120到基站110的上行链路方向106上发送数据传输块序列102。一个或多个数据传输块可能受一个或多个存储器错误107破坏。在图1中，示出了第三数据传输块中的一个存储器错误。在基站110处接收所发送的传输块序列102作为接收到的包括一个或多个存储器错误107的传输块序列104。在此情况下，基站110无法检测存储器错误107。

图2是用于移动接收机中的错误保护以便保护免受传输错误的方法200的示意图。

在应用数据处理模块201中，可以处理数据。得到的传输块或数据传输块可以被提供给协议栈存储器203进行数据存储。在上行链路批准通过空中212到达后，可以启动物理层处理模块207a，例如针对上行链路批准的下行链路接收器。物理层处理207a可以为更高层提供批准214，并且可以请求用于传输的数据。当接收到该批准214时，更高层协议处理模块205a可以检索存储器缓冲器203中所存储的数据传输块，并且对该数据传输块执行协议处理。处理后的数据传输块可以存储在第一存储器缓冲器209(例如协议栈存储器203的一个存储器缓冲器)中。该第一存储器缓冲器209可能受在接收器侧处不可检测的存储器错误202破坏。物理层处理模块207b可以从第一存储器缓冲器209检索受存储器错误破坏的处理后的数据传输块，并且可以例如通过附连CRC对该块执行发送错误保护，以允许检测已经在空中受破坏并且无法再解码的块(204)。物理层处理模块207c可以进一步对该块执行FEC(前向纠错)编码和调制，以允许纠正已经在空中受破坏的块(206)。

从通过空中212的上行链路批准到达所触发的处理数据传输块的启动直到通过空中的数据传输的最后期限210，通常存在严格的时间约束208。在示例性LTE传输中，该时间约束208可以处于大约4毫秒以及更小的范围中。必须在该时间帧内完成处理(208)。

由于在接收侧(例如LTE基站/eNodeB)上无法检测错误，因此一些种类的数据(例如更高层控制或用户数据)在关于上行链路传输进行信道编码之前是尤其敏感的。由于例如LTE的短时延要求和快速响应性，来自更高层的简单检测和重传可能是不切实际的。因此，可能需要完善的ECC保护，如图3和图4所示。这些附图给出上行链路传输链中的存储器错误的隐式的概述。

图3是使用更高层协议处理进行移动接收器中的存储器检错的方法300的示意图。

在应用数据处理模块201中，可以处理数据，如以上关于图2所描述的那样。得到的传输块或数据传输块可以被提供给协议栈存储器203，以便进行数据存储。在上行链路批准通过空中212到达后，可以启动物理层处理模块207a，例如针对上行链路批准的下行链路接收器。物理层处理207a可以为更高层提供批准214，并且可以请求用于传输的数据。当接收到该批准214时，更高层协议处理模块205a可以检索存储器203中所存储的数据传输块，并且对该数据传输块执行协议处理。处理后的数据传输块可以存储在第一存储器缓冲器209中，如以上关于图2所描述的那样。

该第一存储器缓冲器209可能受在接收器侧处不可检测的存储器错误202破坏。检错模块301可以检测从第一存储器缓冲器209中检索到的数据传输块中的一个或多个错误，并且可以将重发请求302指示给更高层协议处理模块205b。当接收到重发请求302时，更高层处理模块305b可以再一次从存储器203中检索数据传输块，并且将检索到的数据传输块存储在第二存储器缓冲器309中，以便进一步处理。物理层处理模块207b可以从第二存储器缓冲器309中检索数据传输块，以便进行物理层处理(例如CRC附连等)。然而，由于严格的时间约束208，可能超过用于通过空中的数据传输的最后期限210，这可能导致违反(304)时间约束。

图4是使用纠错和ECC开销进行移动接收器中的错误保护的方法400的示意图。

在应用数据处理模块201中，可以处理数据，如以上关于图2和图3所描述的那样。得到的传输块或数据传输块可以被提供给协议栈存储器203，以便进行数据存储。在上行链路批准通过空中212到达后，可以启动物理层处理模块207a，例如针对上行链路批准的下行链路接收器。物理层处理207a可以为更高层提供批准214，并且可以请求用于传输的数据。当接收到该批准214时，更高层协议处理模块205a可以检索存储器203中所存储的数据传输块，并且对该数据传输块执行协议处理。处理后的数据传输块可以存储在第一存储器缓冲器209中，如以上关于图2和图3所描述的那样。

此外，处理后的数据传输块可以存储在保护第一存储器缓冲器209的ECC开销或冗余缓冲器409中。当物理层处理模块207b读取处理后的数据传输块时，可以由纠错模块401在读取期间执行纠错。纠错模块401可以检测从第一存储器缓冲器209中检索的数据传输块中的错误，并且可以基于两个存储器缓冲器——第一存储器缓冲器209和冗余存储器缓冲器409——的信息来纠正数据传输块。在一个示例中，第一存储器缓冲器209的有误数据传输块由冗余存储器缓冲器409的正确数据传输块替代。替代地，冗余存储器缓冲器409中所存储的冗余比特可以用于纠正第一存储器缓冲器209的数据传输块。

物理层处理模块207b可以接收纠正的数据传输块，并且可以执行物理层处理(例如CRC附连等)。另一物理层处理模块207c可以关于FEC编码、调制等执行物理层处理，如以上关于图2所描述的那样。归因于冗余存储器缓冲器409和在读取期间的纠错401，可以满足用于通过空中的数据传输的最后期限210。

图5是根据本公开的使用处理链进行移动接收器中的错误保护的方法500的示意图。

在应用数据处理模块201中，可以处理数据，如以上关于图2至图4所描述的那样。得到的传输块或数据传输块可以被提供给协议栈存储器203，以便进行数据存储。在上行链路批准通过空中212到达后，可以启动物理层处理模块207a，例如针对上行链路批准的下行链路接收器。物理层处理207a可以为更高层提供批准214，并且可以请求用于传输的数据。当接收到该批准214时，更高层协议处理模块205a可以检索存储器203中所存储的数据传输块，并且对该数据传输块执行协议处理。处理后的数据传输块可以存储在第一存储器缓冲器209中，如以上关于图2至图4所描述的那样。

该第一存储器缓冲器209可能受在接收器侧处不可检测的存储器错误202破坏。检错模块501可以检测从第一存储器缓冲器209中检索的数据传输块中的一个或多个错误。在CRC附连模块503中，无效CRC可以附连到该有误数据传输块，并且具有无效CRC的有误数据传输块可以被传递到物理层处理模块207b，以便进一步处理(例如FEC编码、调制等)。当检错模块501检测到存储器错误时，可以对更高层协议处理模块205b指示重发请求302。当接收到重发请求302时，更高层处理模块305b可以再一次从存储器203中检索数据传输块，并且将检索到的数据传输块存储在第二存储器缓冲器309中，以便进一步处理。可以在处理时间约束208内完成再一次检索数据传输块和物理层处理207b的两个任务。

在接收器侧处(例如在基站处)，可以基于有误数据传输块的无效CRC来检测(507)该有误数据传输块。在检测到块错误之后，接收器可以例如根据HARQ机制而请求重传，并且物理层处理模块207b可以在下一时间帧(即，直到针对通过空中的数据重传的最后期限510)中提供重传的数据传输块。可以在更宽松的处理时间约束508(其可以是例如用于单次重传的时间约束208的两倍加上往返时间)内完成重传。当然，可以执行多于一次的重传。

方法500可以因此利用与低复杂度检错组合的数据通信标准(例如HARQ)所提供的重传能力，以执行存储器错误的实时纠正。

在一个示例中，当在第一存储器缓冲器209中存储处理后的数据传输块时，可以将奇偶校验比特添加到从协议栈205a写入的每个数据字。对于可以通过附加循环冗余校验(CRC)比特(例如LTE中的码或传输块)保护的每一数据块，可以跟踪奇偶校验错误的数量。如果在块中出现至少一个奇偶校验错误，则模块503可以例如优选地通过翻转CRC比特中的单个比特，或者替代地通过翻转CRC比特中的多于一个的比特，或者通过以随机比特序列对CRC比特加扰来使各个CRC比特无效。随后，在将错误报告回(302)到协议栈205b的同时，模块207b可以对数据块进行编码并且通过空中进行发送。由于“错误”的CRC，接收侧(例如LTE基站)将把数据块评定为有误的，并且从发送器请求重传507。由于存储器错误概率显著低于空中的块错误率，因此从性能观点来看，这是可接受的。通常，网络被规划(dimension)为在～10％的块错误率的情况下工作。

由于相对高的往返时间，协议栈能够识别受破坏的数据块，并且在必须完成重传508之前及时将其发送到物理层207d。

该解决方案通过仅添加奇偶校验比特而非完善的ECC来显著减少存储器纠错的复杂度。通过使CRC无效(503)，方法500防止接收侧错误地将数据块认为是正确的(这将导致潜在地严重的用户应用或无线电资源管理错误)。同时，通过利用标准重传机制及其往返延迟，获得了用于报告并且纠正数据块的充足时间，即，通过修复破坏的数据块来不产生严重的时间约束。由于存储器错误率通常远小于空中所观测到的正常块错误率，因此几乎不存在对整体性能的任何影响。

方法500可以用于所有支持某些种类的重传机制的通信标准(例如WLAN标准或有线标准(例如DSL))。

图6是根据本公开的用于接收器中的错误保护的方法600的示意图。

方法600保护数据传输块免受存储器错误和传输错误。方法600包括：将第一冗余区段附连(601)到数据传输块，以用于保护数据传输块免受存储器错误，并且在存储器缓冲器(例如以上关于图5所描述的第一存储器缓冲器209)中提供数据传输块。方法600包括：将第二冗余区段附连(602)到从存储器缓冲器读取的数据传输块，以用于保护数据传输块免受传输错误(例如以上关于图5所描述的CRC)，并且提供数据传输块，以便进行传输。方法600包括：如果从存储器缓冲器读取的数据传输块的第一冗余区段的评估指示存储器错误，则例如通过附连以上关于图5所描述的无效CRC 503而使第二冗余区段无效(603)。

方法600可以包括：基于数据传输块的奇偶校验来提供第一冗余区段。第一冗余区段可以包括指示数据传输块的至少一部分的奇偶性的一个或多个奇偶校验比特。方法600可以包括：针对提供数据传输块的存储器缓冲器的每个存储器单元，例如，以上关于图5所描述的第一存储器缓冲器209的每个存储器单元，将奇偶校验比特附连到数据传输块。该存储器单元可以是例如4比特、8比特、16比特或32比特的字。较高的字长度产生较低的开销，但降低可检测性。

第一冗余区段的评估可以包括：在从存储器缓冲器读取数据传输块的同时，对奇偶校验错误的数量进行计数。一旦检测到第一奇偶校验错误，或者仅当检测到特定数量的奇偶校验错误时，就可以使第二冗余区段无效。方法600还可以包括：如果指示存储器错误，则发送附连有无效的第二冗余区段的数据传输块。可以基于数据传输块的循环冗余校验来提供第二冗余区段。使第二冗余区段无效可以包括：反转第二冗余区段的至少一个比特，或者用加扰序列对第二冗余区段进行加扰。

方法600可以包括：报告所指示的存储器错误。方法600可以包括：修复报告存储器错误的数据传输块；以及提供修复的数据传输块，以便进行重传。方法600可以包括：当将第二冗余区段附连到数据传输块时，从数据传输块移除第一冗余区段。可以发送具有CRC字段的数据传输块，然而，数据传输块不应发送以上关于存储器保护所描述的奇偶校验比特。方法600可以包括：例如由以上关于图5所描述的物理层处理块207b处理数据传输块和所附连的第二冗余区段，以便进行上行链路传输。方法600可以包括：根据HARQ传输方案来处理数据传输块和所附连的第二冗余区段。

图7是根据本公开的用于在接收器中进行错误保护免受存储器错误和传输错误的设备700的框图。设备700包括第一保护电路701、第二保护电路703和无效电路705。

第一保护电路701被配置为：将第一冗余区段704(例如一个或多个奇偶校验比特)附连到数据传输块702，以用于保护数据传输块702免受存储器错误，并且被配置为：在存储器缓冲器(例如以上关于图5所描述的第一存储器缓冲器209)中提供具有第一冗余区段704的数据传输块702。第二保护电路703被配置为：将第二冗余区段706(例如CRC校验和)附连到从存储器缓冲器读取的数据传输块702，以用于保护数据传输块702免受传输错误，并且被配置为：提供具有第二冗余区段706的数据传输块710，以用于传输。无效电路705被配置为：如果从存储器缓冲器读取的数据传输块702的第一冗余区段704的评估指示存储器错误，则使第二冗余区段706无效。接着，可以提供具有无效的第二冗余区段706的数据传输块708，以用于传输。

设备700可以包括奇偶校验电路，以校验数据传输块702的奇偶性。第一保护电路701可以被配置为：基于数据传输块702的奇偶校验来提供第一冗余区段704。设备700可以包括计数器，其被配置为对从存储器缓冲器读取的数据传输块702的奇偶校验错误的数量进行计数。设备700可以包括循环冗余校验处理电路，以处理数据传输块702的循环冗余校验。第二保护电路703可以被配置为：基于数据传输块702的循环冗余校验来提供第二冗余区段706。

无效电路705可以包括比特反转电路，其被配置为反转第二冗余区段706的至少一个比特，以使第二冗余区段706无效。无效电路705可以包括加扰器，其被配置为用加扰序列(例如随机序列)对第二冗余区段706进行加扰，以使第二冗余区段706无效。设备700还可以包括报告电路，其被配置为报告所指示的存储器错误。设备700还可以包括协议处理电路，其被配置为修复报告存储器错误的数据传输块702，并且提供修复的数据传输块702，以用于重传(例如以上关于图5所描述的协议处理电路207d)。

可以在任何接收器(例如有线网络接收器(例如DSL接收器)或移动接收器(例如LTE接收器或WLAN接收器))中实现设备700。

图8是根据本公开的用于在接收器中进行错误保护的片上系统800的框图。系统800包括第一保护电路801、第二保护电路803和无效电路805。

第一保护电路801被配置为：将至少一个奇偶校验比特804附连到数据传输块802，以用于保护数据传输块802免受存储器错误。至少一个奇偶校验比特804可以是通过数据传输块802的至少一部分确定的，并且可以被配置为在存储器缓冲器(例如以上关于图5所描述的第一存储器缓冲器209)中提供数据传输块802。第二保护电路803被配置为：将循环冗余校验和806附连到从存储器缓冲器读取的数据传输块802，以用于保护数据传输块802免受传输错误，并且被配置为：提供数据传输块802，以用于传输。无效电路805被配置为：如果从存储器缓冲器读取的数据传输块802的至少一个奇偶校验比特804的评估指示奇偶校验错误，则使循环冗余校验和806无效。

系统800可以包括协议处理电路(例如以上关于图5所描述的模块207d)，其被配置为修复被指示奇偶校验错误的数据传输块802，并且提供修复的数据传输块，以用于重传。无效电路805可以与以上关于图7所描述的无效电路705对应。

可以在任何接收器(例如有线网络接收器(例如DSL接收器)或移动接收器(例如LTE接收器或WLAN接收器))中实现片上系统800。

图9是根据本公开的用于在移动接收器中进行错误保护的片上系统900的框图。片上系统900包括协议栈902和物理层904，它们通过数据缓冲器209(例如以上关于图5所描述的第一存储器缓冲器209)耦合。

在协议栈902中，例如用于LTE上的语音的用户应用模块与无线电资源控制模块903一起耦合到逻辑和传送信道处理模块905，以用于将附连有一个或多个奇偶校验比特的数据传输块提供给如以上关于图5至图8所描述的可能出现一个或多个存储器错误202的数据缓冲器909。

在物理层904中，可以实现CRC附连907，以用于将CRC校验和附连到从数据缓冲器909检索的数据传输块。如果存储器错误202破坏从数据缓冲器909检索的数据传输块，则CRC附连块907可以将无效CRC附连到数据传输块，所述破坏可以是根据以上关于图5至图8所描述的机制检测到的。在CRC附连907之后，数据传输块可以传递给信道编码921和物理信道处理911，以用于上行链路传输915。

从下行链路控制信道917，可以在上行链路调度信息模块913内接收例如受标准约束的预先通知时间，以用于将时间约束(例如时间约束208和/或以上关于图5所描述的包括往返延迟的时间约束508)提供给逻辑和传输信道处理模块905。如果需要，协议栈902可以调度重传。

协议栈902可以实现如以上关于图5所描述的模块205a、205b。物理层904可以实现如以上关于图5所描述的模块207a、207b、207c、207d、501、503。图9中所描述的模块可以具有与以上关于图7和图8所描述的对应块相同的功能。

根据本公开的方法和设备可以基于这样的假设：较高协议栈层将片上存储器缓冲器中的用于上行链路传输的数据(例如LTE传输块)提供给物理层。通常，该缓冲器保留在物理层内部，以用于潜在重传。由于缓冲器可能无法在别的地方复制，因此整个更高层处理可能需要“修复”破坏的数据块。在写入到缓冲器的同时，硬件可以每数据字加入奇偶校验比特。由于误比特率被认为很低(或例如在10^-6的范围中)，因此简单的奇偶校验比特可以已经允许检测多数比特错误。在从缓冲器读取的同时，可以对奇偶校验错误的数量进行计数。

根据本公开的方法和设备可以基于以下发现：对于可以受其自身的CRC保护的每一数据块(“CRC块”)(例如HSUPA传输块或LTE码或传输块)，可以重置奇偶校验错误计数器。如果在CRC块内部出现任何奇偶校验错误，则其可以被标记为有误，并且立即报告回到协议栈的更高层。一旦通知了更高层，它们就可以开始准备对物理层的重传。同时，物理层可以继续准备上行链路传输，即，其可以从存储器读取数据块，并且可以计算CRC。如果在当前CRC块中出现了任何奇偶校验错误，则物理层可以例如通过用随机比特序列对CRC进行加扰来使其无效。通过该机制，CRC块可以在接收侧上被识别为有误的。此后，物理层可以继续其上行链路处理，并且可以通过空中发送数据块。接收侧(例如基站)可以对数据块进行解调或解码，并且在“激发的(provoked)”CRC故障之后，可以发起正常重传。(例如HSUPA或LTE中的)多数上行链路重传方案的主要优点是同步的HARQ方案，即，上行链路重传仅发生在预定时间点。可以利用此优点，通过一旦检测到故障就拉动上行链路处理来进一步使时间约束宽松。

本公开还支持计算机程序产品，其包括计算机可执行代码或计算机可执行指令，其当执行时使得至少一个计算机执行并且计算在此所描述的步骤(具体地说，如以上关于图5和图6所描述的方法500和600以及以上关于图1至图9所描述的技术)。该计算机程序产品可以包括可读存储介质，其在其上存储程序代码，以用于由计算机使用。程序代码可以执行如以上关于图5所描述的方法500或如以上关于图6所描述的方法600。

示例

以下示例涉及其它实施例。示例1是一种用于保护数据传输块免受存储器错误和传输错误的方法，所述方法包括：将第一冗余区段附连到所述数据传输块，以用于保护所述数据传输块免受存储器错误，并且在存储器缓冲器中提供所述数据传输块；将第二冗余区段附连到从所述存储器缓冲器读取的所述数据传输块，以用于保护所述数据传输块免受传输错误，并且提供所述数据传输块，以用于传输；以及如果从所述存储器缓冲器读取的所述数据传输块的第一冗余区段的评估指示存储器错误，则使所述第二冗余区段无效。

在示例2中，示例1的主题可以可选地包括：基于所述数据传输块的奇偶校验来提供所述第一冗余区段。

在示例3中，示例1-2中任一项的主题可以可选地包括：所述第一冗余区段包括至少一个奇偶校验比特，所述奇偶校验比特指示所述数据传输块的至少一部分的奇偶性。

在示例4中，示例1-3中任一项的主题可以可选地包括：针对提供所述数据传输块的所述存储器缓冲器的每个存储器单元，将奇偶校验比特附连到所述数据传输块。

在示例5中，示例2至4中任一项的主题可以可选地包括：所述第一冗余区段的评估包括：在从所述存储器缓冲器读取所述数据传输块的同时，对奇偶校验错误的数量进行计数。

在示例6中，示例2至5中任一项的主题可以可选地包括：一旦检测到第一奇偶校验错误，就使所述第二冗余区段无效。

在示例7中，示例1至6中任一项的主题可以可选地包括：如果指示存储器错误，则发送附连有无效的第二冗余区段的数据传输块。

在示例8中，示例1至7中任一项的主题可以可选地包括：基于所述数据传输块的循环冗余校验来提供所述第二冗余区段。

在示例9中，示例1至8中任一项的主题可以可选地包括：使所述第二冗余区段无效包括：反转所述第二冗余区段的至少一个比特，或者用加扰序列对所述第二冗余区段进行加扰。

在示例10中，示例1至9中任一项的主题可以可选地包括：报告所指示的存储器错误。

在示例11中，示例10的主题可以可选地包括：修复报告存储器错误的数据传输块；以及提供修复的数据传输块，以用于重传。

在示例12中，示例1至11中任一项的主题可以可选地包括：当将所述第二冗余区段附连到所述数据传输块时，从所述数据传输块移除所述第一冗余区段。

在示例13中，示例1至12中任一项的主题可以可选地包括：处理所述数据传输块和所附连的第二冗余区段，以用于上行链路传输。

在示例14中，示例1至13中任一项的主题可以可选地包括：根据HARQ传输方案来处理所述数据传输块和所附连的第二冗余区段。

示例15是一种用于保护数据传输块免受存储器错误和传输错误的设备，所述设备包括：第一保护电路，被配置为：将第一冗余区段附连到所述数据传输块，以用于保护所述数据传输块免受存储器错误，并且被配置为：在存储器缓冲器中提供所述数据传输块；第二保护电路，被配置为：将第二冗余区段附连到从所述存储器缓冲器读取的所述数据传输块，以用于保护所述数据传输块免受传输错误，并且被配置为：提供所述数据传输块，以用于传输；以及无效电路，被配置为：如果从所述存储器缓冲器读取的所述数据传输块的第一冗余区段的评估指示存储器错误，则使所述第二冗余区段无效。

在示例16中，示例15的主题可以可选地包括：奇偶校验电路，被配置为：校验所述数据传输块的奇偶性，其中，所述第一保护电路被配置为：基于所述数据传输块的奇偶校验来提供所述第一冗余区段。

在示例17中，示例15至16中任一项的主题可以可选地包括：计数器，被配置为：对从所述存储器缓冲器读取的所述数据传输块的奇偶校验错误的数量进行计数。

在示例18中，示例15至17中任一项的主题内容可以可选地包括：循环冗余校验处理电路，被配置为：处理所述数据传输块的循环冗余校验，以及所述第二保护电路被配置为：基于所述数据传输块的循环冗余校验来提供所述第二冗余区段。

在示例19中，示例15至18中任一项的主题可以可选地包括：比特反转电路，被配置为：反转所述第二冗余区段的至少一个比特，以使所述第二冗余区段无效。

在示例20中，示例15至18中任一项的主题可以可选地包括：加扰器，被配置为：用加扰序列对所述第二冗余区段进行加扰，以使所述第二冗余区段无效。

在示例21中，示例15至20中任一项的主题可以可选地包括：报告电路，被配置为：报告所指示的存储器错误。

在示例22中，示例21的主题可以可选地包括：协议处理电路，被配置为：修复报告存储器错误的所述数据传输块，并且提供修复的数据传输块，以用于重传。

示例23是一种用于保护数据传输块免受存储器错误和传输错误的片上系统，所述片上系统包括：第一保护电路，被配置为：将至少一个奇偶校验比特附连到所述数据传输块，以用于保护所述数据传输块免受存储器错误，所述至少一个奇偶校验比特是在所述数据传输块的至少一部分上确定的，并且被配置为：在存储器缓冲器中提供所述数据传输块；第二保护电路，被配置为：将循环冗余校验和附连到从所述存储器缓冲器读取的所述数据传输块，以用于保护所述数据传输块免受传输错误，并且被配置为：提供所述数据传输块，以用于传输；以及无效电路，被配置为：如果从所述存储器缓冲器读取的所述数据传输块的至少一个奇偶校验比特的评估指示奇偶校验错误，则使所述循环冗余校验和无效。

在示例24中，示例23的主题可以可选地包括：协议处理电路，被配置为：修复指示奇偶校验错误的所述数据传输块，并且提供修复的数据传输块，以用于重传。

示例25是一种计算机可读介质，在其上存储计算机指令，所述计算机指令当由计算机执行时使所述计算机执行示例1至14中任一项所述的方法。

示例26是一种用于保护数据传输块免受存储器错误和传输错误的设备，所述设备包括：用于将第一冗余区段附连到所述数据传输块以用于保护所述数据传输块免受存储器错误的装置和用于在存储器缓冲器中提供所述数据传输块的装置；用于将第二冗余区段附连到从所述存储器缓冲器读取的所述数据传输块以用于保护所述数据传输块免受传输错误的装置和用于提供所述数据传输块以用于传输的装置；以及用于如果从所述存储器缓冲器读取的所述数据传输块的第一冗余区段的评估指示存储器错误，则使所述第二冗余区段无效的装置。

在示例27中，示例26的主题可以可选地包括：用于基于所述数据传输块的奇偶校验来提供所述第一冗余区段的装置。

在示例28中，示例26-27中任一项的主题可以可选地包括：所述第一冗余区段包括至少一个奇偶校验比特，所述奇偶校验比特指示所述数据传输块的至少一部分的奇偶性。

在示例29中，示例26-28中任一项的主题可以可选地包括：用于针对提供所述数据传输块的所述存储器缓冲器的每个存储器单元，将奇偶校验比特附连到所述数据传输块的装置。

在示例30中，示例27至29中任一项的主题可以可选地包括：用于在从所述存储器缓冲器读取所述数据传输块的同时对奇偶校验错误的数量进行计数的装置。

在示例31中，示例27至30中任一项的主题可以可选地包括：用于一旦检测到第一奇偶校验错误，就使所述第二冗余区段无效的装置。

在示例32中，示例26至31中任一项的主题可以可选地包括：用于如果指示存储器错误，则发送附连有无效的第二冗余区段的数据传输块的装置。

在示例33中，示例26至32中任一项的主题可以可选地包括：用于基于所述数据传输块的循环冗余校验来提供所述第二冗余区段的装置。

在示例34中，示例26至33中任一项的主题可以可选地包括：所述用于使所述第二冗余区段无效的装置包括：用于反转所述第二冗余区段的至少一个比特的装置，或者用于用加扰序列对所述第二冗余区段进行加扰的装置。

在示例35中，示例26至34中任一项的主题可以可选地包括：用于报告所指示的存储器错误的装置。

在示例36中，示例35的主题可以可选地包括：用于修复报告存储器错误的数据传输块的装置；以及用于提供修复的数据传输块以用于重传的装置。

在示例37中，示例26至36中任一项的主题可以可选地包括：用于当将所述第二冗余区段附连到所述数据传输块时，从所述数据传输块移除所述第一冗余区段的装置。

在示例38中，示例26至37中任一项的主题可以可选地包括：用于处理所述数据传输块和所附连的第二冗余区段以用于上行链路传输的装置。

在示例39中，示例26至38中任一项的主题可以可选地包括：用于根据HARQ传输方案来处理所述数据传输块和所附连的第二冗余区段的装置。

示例40是一种用于保护数据传输块免受存储器错误和传输错误的系统，所述设备包括：第一保护电路，被配置为：将第一冗余区段附连到所述数据传输块，以用于保护所述数据传输块免受存储器错误，并且被配置为：在存储器缓冲器中提供所述数据传输块；第二保护电路，被配置为：将第二冗余区段附连到从所述存储器缓冲器读取的所述数据传输块，以用于保护所述数据传输块免受传输错误，并且被配置为：提供所述数据传输块，以用于传输；以及无效电路，被配置为：如果从所述存储器缓冲器读取的所述数据传输块的第一冗余区段的评估指示存储器错误，则使所述第二冗余区段无效。

在示例41中，示例40的主题可以可选地包括：奇偶校验电路，被配置为：校验所述数据传输块的奇偶性，其中，所述第一保护电路被配置为：基于所述数据传输块的奇偶校验来提供所述第一冗余区段。

在示例42中，示例40至41中任一项的主题可以可选地包括：计数器，被配置为：对用于从所述存储器缓冲器读取的所述数据传输块的奇偶校验错误的数量进行计数。

在示例43中，示例40至42中任一项的主题可以可选地包括：循环冗余校验处理电路，被配置为：处理所述数据传输块的循环冗余校验，以及所述第二保护电路被配置为：基于所述数据传输块的循环冗余校验来提供所述第二冗余区段。

在示例44中，示例40至43中任一项的主题可以可选地包括：比特反转电路，被配置为：反转所述第二冗余区段的至少一个比特，以使所述第二冗余区段无效。

在示例45中，示例40至44中任一项的主题可以可选地包括：加扰器，被配置为：用加扰序列对所述第二冗余区段进行加扰，以使所述第二冗余区段无效。

在示例46中，示例40至45中任一项的主题可以可选地包括：报告电路，被配置为：报告所指示的存储器错误。

在示例47中，示例46的主题可以可选地包括：协议处理电路，被配置为：修复报告存储器错误的所述数据传输块，并且提供修复的数据传输块，以用于重传。

在示例48中，示例40-47中任一项的主题可以可选地包括：所述系统是片上系统。

此外，虽然可能已经关于仅若干实现方式之一公开了本公开的特定特征或方面，但对于任何给定的或特定的应用可以期望并且有利的是，该特征或方面可以与其它实现方式的一个或多个其它特征或方面组合。此外，在术语“包括”、“具有”、“带有”或它们的其它变形用在具体实施方式或权利要求中的程度上，这些术语意图通过与术语“囊括”相似的方式是包含性的。此外，应理解，可以在分立式电路、部分集成电路或完整集成电路或编程装置中实现本公开的各方面。此外，术语“示例性”、“例如”和“比如”仅表示为示例，而非最佳或最优。

虽然已经在此说明并且描述了具体方面，但本领域技术人员应理解，在不脱离本公开的范围的情况下，对于所示出并且描述的具体方面可以替换各种替选和/或等同实现方式。本发明意图覆盖在此所讨论的具体方面的任何改动和变形。