一种示波器中以太网协议分析与触发电路及方法

摘要

本发明公开了一种示波器中以太网协议分析与触发电路及方法，具体涉及测试技术领域。其解决了现有的示波器中的以太网协议分析与触发功能主要通过以太网接收芯片或软件来实现，存在成本高、解码速度慢而且解码长度较短的不足。该示波器中以太网协议分析与触发电路，包括通道、比较器、模数转换器和FPGA，FPGA中设计了峰值检测电路、采样数据处理电路、接收降速电路、采样时钟发生电路、存储控制电路和接收处理单元，接收处理单元包括解码时钟发生电路和依次连接的采集电路、解绕起始检测电路、解绕电路、前导码检测电路、5B/4B编码解码电路和帧内容检测分析触发电路。

说明书

技术领域

本发明属于测试技术领域，具体涉及一种示波器中以太网协议分析与触发电路及方法。

背景技术

随着示波器需要测试的信号越来越复杂，功能越来越多，如何在不增加或少增加成本的情况下实现这些功能变得尤为重要。

目前示波器中的以太网协议分析与触发功能主要通过以太网接收芯片或软件来实现。使用以太网接收芯片的方案如图1所示，接收芯片主要实现解绕、5B编码到4B编码的转换、同步时钟提取等功能，送入FPGA的已经是处理好的由触发开始帧定界符、MAC地址、MAC Q-Tag控制信息、MAC长度/类型、IP包头等信息组成的二进制码。FPGA只需做后续处理即可。

软件实现方案的原理框图如图2所示，FPGA把采集到的数据存储到RAM内，软件再通过FPGA读取采集数据，然后进行解绕、5B编码到4B编码的转换等。

使用以太网接收芯片的方案的缺点是成本较高；软件实现方案的缺点是解码速度很慢，而且解码长度较短。

发明内容

本发明的目的是针对现有的示波器中的以太网协议分析与触发功能主要通过以太网接收芯片或软件来实现，存在成本高、解码速度慢而且解码长度较短的不足，提出了一种通过设置接收处理单元，通过接收处理单元与示波器中已有的硬件及电路相配合实现以太网协议分析与触发的一种示波器中以太网协议分析与触发电路及方法。

本发明具体采用如下技术方案：

一种示波器中以太网协议分析与触发电路，包括通道、比较器、模数转换器和FPGA，所述比较器与模数转换器的数据信号均流向FPGA，所述FPGA中设计了峰值检测电路、采样数据处理电路、接收降速电路、采样时钟发生电路和存储控制电路，所述接收降速电路的信号分别流向峰值检测电路和采样数据处理电路，峰值检测电路的信号流向通道，所述采样数据处理电路的信号流向存储控制电路，所述FPGA还设计了接收处理单元，所述接收处理单元包括解码时钟发生电路和依次连接的采集电路、解绕起始检测电路、解绕电路、前导码检测电路、5B/4B编码解码电路和帧内容检测分析触发电路，所述解码时钟发生电路分别与采集电路、解绕起始检测电路、解绕电路、前导码检测电路、5B/4B编码解码电路和帧内容检测分析触发电路相连。

优选地，所述FPGA中还设计了时基控制电路。

优选地，所述FPGA连接CPU，所述CPU上连有第一静态随机存储器。

优选地，所述存储控制电路上连有第二静态随机存储器。

一种示波器中以太网协议分析与触发方法，采用如上所述的示波器中以太网协议分析与触发电路，其特征在于，具体包含以下步骤：

步骤一：设置通道增益，然后通过峰值检测电路检测出信号的幅度；

步骤二：若信号的幅度太小或太大，则重新设置通道，直到信号的幅度大小能够使信号在示波器屏幕上适当的显示；

步骤三：信号的幅度调整完成后设置比较器的比较电平，采集电路对比较器的输出信号进行采集，将采集到的绕码信号输送入解绕起始检测电路进行检测，当检测到11个连“1”时，启动解绕电路进行解绕，解绕电路输出的信号为5B编码；

步骤四：当前导码检测电路检测到前导码后，开始将5B编码转换成4B编码，然后将4B编码送入帧内容检测分析触发电路，同时帧内容检测分析触发电路产生触发信号，并将数据存储到第二静态随机存储器中。

本发明具有的有益效果是：该示波器中以太网协议分析与触发电路及方法，解码速度快，解码长度可设置，而且成本低。

附图说名

图1为使用以太网接收芯片实现以太网协议分析与触发原理框图；

图2为软件实现以太网协议分析与触发原理框图；

图3为本发明提出的以太网协议分析与触发电路框图；

图4为数据接收电路示意图；

图5为解绕起始检测电路示意图；

图6为解绕电路示意图；

图7为5B/4B对照表；

图8为本发明提出的以太网协议分析与触发流程。

具体实施方式

下面结合附图和具体实施例对本发明的具体实施方式做进一步说明：

如图3所示，一种示波器中以太网协议分析与触发电路，包括通道、比较器、模数转换器和FPGA，比较器与模数转换器的数据信号均流向FPGA，FPGA中设计了峰值检测电路、采样数据处理电路、接收降速电路、采样时钟发生电路和存储控制电路，接收降速电路的信号分别流向峰值检测电路和采样数据处理电路，峰值检测电路的信号流向通道，采样数据处理电路的信号流向存储控制电路，FPGA中还设计了接收处理单元，接收处理单元包括解码时钟 发生电路和依次连接的采集电路、解绕起始检测电路、解绕电路、前导码检测电路、5B/4B编码解码电路和帧内容检测分析触发电路，解码时钟发生电路分别与采集电路、解绕起始检测电路、解绕电路、前导码检测电路、5B/4B编码解码电路和帧内容检测分析触发电路相连。其中，FPGA为现场可编程门阵列。

FPGA中还设计了时基控制电路，FPGA连接CPU，CPU上连有第一静态随机存储器，存储控制电路上连有第二静态随机存储器。

解码时钟发生电路产生以太网协议分析与触发需要的125M和250M时钟。

比较器输出的信号送入采集电路进行采样，然后送入如图4所示的数据接收电路，新采样的数据赋给D0，D0赋给D1，依次类推，输出信号为Reg(0)-Reg(10)。

如图5所示，解绕起始检测电路的检测原理为：D0-D10的初始状态为“00000000000”，启动后，D0的值赋给D1，D1的值赋给D2，依次类推，而D0是输入信号D_in与采集电路输出的信号Reg(8)和Reg(10)的异或。检测电路需要检测D0-D10的状态，当其状态为“11111111111”时就启动解绕电路。

如图6所示，解绕电路的工作原理为：解绕电路启动时，D0-D10的状态置为采集电路输出的信号Reg(0)-Reg(10)异或“11111111111”，图6中虚框中的电路为解绕多项式的硬件电路，其余电路把解绕电路输出的数据转换为5B编码，该电路的输入信号Reg(9)-Reg(5)和Reg(4)-Reg(0)就是两个5B编码数据。

如图7所示，前导码检测电路的工作原理为：比较解绕电路的输出信号，当信号为“JK”之后是“55”，可能含有多个连续“55”，最后是“D5”时就表示一帧有效数据的起始，即可启动5B/4B解码电路。

5B/4B解码电路就是在FPGA中做个类似查找表的电路，电路的输入信号为5B编码，根据其值按照图7所示的5B/4B对照表输出4B编码即可。

帧内容检测分析触发电路的工作原理为：按照帧的格式检测始帧定界符、MAC地址、MAC Q-Tag控制信息、MAC长度/类型、IP包头、TCP包头等信息发出触发信号，同时把数据存储到SRAM即可。

如图8所示，一种示波器中以太网协议分析与触发方法，采用如上所述的示波器中以太网协议分析与触发电路，其特征在于，具体包含以下步骤：

步骤一：设置通道增益，然后通过峰值检测电路检测出信号的幅度；

步骤二：若信号的幅度太小或太大，(即信号的幅度能够达到示波器显示屏幕上网格的5～8格左右，该幅度能够适当的显示出信号)则重新设置通道，直到信号的幅度大小能够使信号在示波器屏幕上适当的显示；

步骤三：信号的幅度调整完成后设置比较器的比较电平，采集电路对比较器的输出信号进行采集，将采集到的扰码信号输送入解绕起始检测电路进行检测，当检测到11个连“1”时，启动解绕电路进行解绕，解绕电路输出的信号为5B编码；

步骤四：当前导码检测电路检测到前导码后，开始将5B编码转换成4B编码，然后将4B编码送入帧内容检测分析触发电路，同时帧内容检测分析触发电路产生触发信号，并将数据存储到第二静态随机存储器中。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。