将SONOS集成到CMOS流程中的方法

摘要

描述了一种形成包括非易失性存储器(NVM)和MOS晶体管的存储单元的方法。在一个实施方案中，该方法包括：在衬底上的电介质堆叠之上沉积和图案化栅极层，以形成NVM晶体管的栅极，电介质堆叠包括覆盖衬底的表面的隧穿层、覆盖隧穿层的电荷俘获层和覆盖电荷俘获层的阻挡层；形成暴露NVM晶体管的源极和漏极(S/D)区的掩模；穿过掩模刻蚀电介质堆叠，以通过在NVM晶体管的S/D区中去除阻挡层和电荷俘获层的至少第一部分使电介质堆叠变薄；以及穿过变薄的电介质堆叠，将掺杂物注入到NVM晶体管的S/D区中以形成相邻于NVM晶体管的栅极的轻掺杂漏极。

说明书

相关申请的交叉引用

本申请是2014年6月16日提交的申请序列号为14/305,137的美国专利申请的继续申请，其根据美国法典第35卷第119条第e款要求享有在2014年1月21日提交的申请序列号为61/929,723的美国临时专利申请的优先权益，该美国临时专利申请以引用的方式并入本文。

技术领域

本公开一般涉及半导体设备，以及更具体地涉及包括嵌入了或集成地形成了基于SONOS的非易失性存储器(NVM)晶体管和金属氧化物半导体(MOS)晶体管的存储单元以及制造该存储单元的方法。

背景

对于许多应用来说，如片上系统(SOC)体系结构，期望的是基于在单个芯片上或衬底上的金属氧化物半导体(MOS)场效应晶体管和非易失性存储器(NVM)设备集成逻辑设备和接口电路。MOS晶体管一般是使用标准的或基准的互补金属氧化物半导体(CMOS)的过程流程进行制造的。NVM设备可包括基于硅-氧化物-氮化物-氧化物-半导体(SONOS)的晶体管，其包括电荷俘获栅极堆叠，其中存储的或俘获的电荷改变非易失性存储器晶体管的阈值电压以按逻辑1或0来存储信息。在SOC的体系结构里，这些不同的晶体管的集成是具有挑战性的,并且在将晶体管缩放到更小的几何形状时变得更成问题。

概述

描述了形成包括非易失性存储器(NVM)和MOS晶体管的存储单元的方法。在一个实施方案中，该方法包括：在衬底上的电介质堆叠之上沉积和图案化栅极层以形成NVM晶体管的栅极，电介质堆叠包括覆盖衬底的表面的隧穿层、覆盖隧穿层的电荷俘获层和覆盖电荷俘获层的阻挡层；形成暴露NVM晶体管的源极和漏极(S/D)区的掩模；穿过掩模刻蚀电介质堆叠，以通过去除在NVM晶体管的S/D区中的阻挡层和电荷俘获层的至少第一部分,以使电介质堆叠变薄；以及，穿过变薄的电介质堆叠，将掺杂物注入到NVM晶体管的S/D区，以形成邻近NVM晶体管的栅极的轻掺杂漏极。

附图简述

本发明的实施方案，根据以下的详细描述和根据附图和下面提供的附加的权利要求，本发明的实施方案将被更加充分地理解，其中：

图1是示出了用于制造包括非易失性存储器(NVM)晶体管和金属氧化物半导体(MOS)晶体管的存储单元的方法的实施方案的流程图，其包括在使用NVM LDD掩模形成邻近NVM晶体管的栅极的轻掺杂漏极(LDD)之前去除或使在NVM晶体管的源极和漏极区中的电介质堆叠变薄；

图2A-2R是示出了在根据图1的方法制造存储单元期间的存储单元的一部分的横截面图的框图；

图3是示出了用于利用NVM LDD掩模制造包括NVM晶体管和MOS晶体管的存储单元的方法的另一个实施方案的流程图，并且其包括在形成邻近于NVM晶体管的栅极的LDD之前形成第一间隔；

图4A-4G是示出了在根据图3的方法制造存储单元期间的存储单元的一部分的横截面图的框图；

图5是示出了用于利用单独的掩模来去除或变薄电介质堆叠来制造包括NVM晶体管和MOS晶体管的存储单元的方法的另一个实施方案的流程图；以及

图6A-6E是示出了在根据图5的方法制造存储单元期间的存储单元的一部分的横截面图的框图。

详细描述

本文参照附图描述了将非易失性存储器(NVM)晶体管集成到互补金属氧化物半导体(CMOS)里的制造过程或过程流程以生产存储单元的方法的实施方案。然而，特定的实施方案可在没有这些具体细节中的一个或多个细节的情况下实施，或结合其他已知的方法、材料和装置来实施。在下面的描述中，阐述了许多具体的细节，诸如具体的材料、尺寸和过程参数等，以提供对本发明的透彻理解。在其它实例中，公知的半导体设计和制造技术并没有被特别详细地描述，以避免不必要地使本发明变模糊的描述。对于贯穿本说明书的“实施方案”参考是指结合实施方案描述的特定特征、结构、材料或特性被包括在本发明的至少一个实施方案中。因此，在贯穿本说明书的各个地方出现的短语“在实施方案中”不一定是指本发明的同一实施方案。此外，特定的特征、结构、材料或特性可以以任何合适的方式与一个或多个实施方案结合。

术语“在......之上(over)”、“在......之下(under)”、“在......之间(between)”和“在......上(on)”，如本文所用，是指一个层相对于另一各层的相对位置。因此，例如，一个层沉积或放置在另一个层之上或之下可以是直接与该另一个层接触或可具有一个或多个中间层。而且，例如，一个层沉积或放置在多个层之间可以是直接与该多个层接触或可以具有一个或多个中间层。与此相反，在第二层“上”的第一层是与该第二层接触的。此外，一个层相对于另一个层的相对位置的提供，假定的是相对于起始衬底而不是考虑衬底的绝对方向进行操作沉积、修改和去除膜。

NVM晶体管可以包括使用硅-氧化物-氮化物-氧化物-硅(SONOS)或金属-氧化物-氮化物-氧化物-硅(MONOS)技术实现的存储器晶体管或设备。

参考图1和图2A到2R，现在将详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的实施方案。图1是示出如果在将离子注入到NVM晶体管的源极或漏极(S/D)区以形成NVM晶体管的LDD之前，利用NVM晶体管的轻掺杂漏极(LDD)掩模或NVM LDD掩模来从NVM晶体管的源极和漏极区使电介质堆叠变薄(如果不是去除的话)的方法或过程流程的实施方案的流程图。在本实施方案中，在使电介质堆叠变薄之前，第一间隔(间隔部1)形成于邻近NVM和金属氧化物半导体(MOS)晶体管的栅极的侧壁。图2A-2R是示出在根据图1的方法制造存储单元的期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面图的框图。

参照图1和图2A，过程开始于在晶圆或衬底204中形成许多隔离结构202(步骤102)。隔离结构202使形成的存储单元与在衬底204的邻接的区域(未示出)中形成的存储单元隔离，和/或使在衬底的第一或NVM区208里形成的NVM晶体管206与在邻接的第二或MOS区212中形成的一个或多个MOS晶体管210隔离(其中只有一个示出)。隔离结构202包括电介质材料，例如氧化物或氮化物，并且可以通过任何包括但不限于浅沟槽隔离(STI)或硅的局部氧化(LOCOS)的常规技术形成。衬底204可以是任何适用于半导体设备制造的单晶或多晶的材料组成的块晶，或者可以包括合适的材料在衬底上形成的顶外延层。合适的材料包括但不限于硅、锗、硅-锗或III-V族化合物半导体材料。

一般地，如在示出的实施方案中，衬垫氧化层214形成在NVM区208及MOS区中的衬底204的表面216之上。衬垫氧化层214可以是厚度从约10纳米(nm)到约20纳米的二氧化硅(SiO₂)，并可以通过热氧化过程或利用现场水汽生成(insitu>

参照图1和图2B，掺杂物然后穿过衬垫氧化层214被注入到衬底204以在NVM区208中形成阱，并且形成将在MOS区212中形成的MOS晶体管210的沟道218(步骤104)。可选地或可替代地，该阱可形成在MOS区212中，或同时形成在NVM区208和MOS区212中。被注入的掺杂物可以是任何类型和任何浓度的，并且可以以任何能量进行注入，包括形成NVM晶体管206和/或MOS晶体管210的阱或深阱所必需的和形成MOS晶体管的沟道所必需的能量。在图2B所示的特定实施方案中，合适的离子种类的掺杂物被注入以在NVM区中形成深N阱220。还应该理解的是，通过沉积掩模层(例如在衬底204的表面216上方的光刻胶或PR层)和在使用合适的离子种类前使用标准的光刻技术图案化掩模层来形成阱。

MOS晶体管210的沟道218在衬底204的MOS区212中形成。随着阱注入，通过沉积和图案化掩模层(例如在衬底204的表面216上方的光刻胶层)及以适当的能量注入适当的离子种类至适当的浓度形成沟道218。例如，可以以约10千电子伏(keV)到约100千电子伏(keV)的能量以及约l×10^l2/cm^-2到约l×10^l4/cm^-2的剂量注入BF₂以形成N型MOS(NMOS)晶体管。P型MOS(PMOS)晶体管同样可以通过以任何合适的剂量和能量注入砷或磷离子来形成。

接着，参照图1和图2C，图案化的隧道掩模222在MOS区212上形成或形成为覆盖MOS区212，以及适当的能量和浓度的掺杂物被注入通过在隧道掩模中的窗口或开口以形成NVM晶体管206的沟道224，且覆盖NVM区208的隧道掩模和衬垫氧化层214被去除(步骤106)。隧道掩模222可以包括光刻胶层，或由图案化的氮化物或硅氮化物层形成的硬掩模。

在一个实施方案中，沟道224可以以约50到约500千电子伏(keV)的能量和约5×10¹¹/cm^-2到约5×10^l2/cm^-2的剂量注入硼离子(BF₂)，以形成p沟道NVM晶体管206。可替代地，砷或磷可被注入通过衬垫氧化层214以形成n沟道NVM晶体管206。

例如，在湿清洗过程中，使用10:1的含有表面活性剂的缓冲氧化物刻蚀(BOE)，在NVM区208之上的衬垫氧化层214被穿过隧道掩模222去除。可替代地，湿清洗过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。光刻胶隧道掩模222可以使用氧等离子而被干法去胶(ash)或剥离(strip)。硬掩模可以使用湿法或干法刻蚀过程被去除。

参照图1以及图2D-2E，多个电介质层，比如统一地表示为ONO层226的多个氧化物氮化物氧化物(ONO)层，形成或沉积在衬底204的表面216之上，ONO掩模(未示出)形成在ONO层上或覆盖在ONO层上，并且ONO层被刻蚀以从MOS区212去除ONO层，在NVM区208中形成电介质堆叠228(步骤108)。

参照图2E中所示的ONO层226的细节，电介质或ONO沉积开始于至少在衬底204的NVM区208中的NVM晶体管206的沟道224之上的隧穿层230的形成。隧穿层230可以是任何材料并具有任何适当的厚度以允许电荷载流子在所施加的栅极偏压下隧穿到上覆盖的电荷俘获层而当NVM晶体管206是无偏的时保持对泄漏的合适的势垒。在某些实施方案中，隧穿层230是二氧化硅、氮氧化硅或它们的组合，并且可以通过热氧化过程使用ISSG或自由基氧化来生长。

在一个实施方案中，二氧化硅隧穿层230可以在热氧化过程中热生长。例如，二氧化硅层可以利用干氧化在750摄氏度(℃)到800℃的含氧气体或空气中(例如氧气(O₂)气体)生长。热氧化过程被实施的持续时间大约为50到150分钟，以通过氧化和消耗暴露的衬底的表面实现具有厚度为从约1.0纳米(nm)到大约3.0纳米的隧穿层230的生长。

在另一个实施方案中，二氧化硅隧穿层230可以在自由基氧化过程中生长，其涉及将氢气(H2)和氧气(O2)气体在没有点火事件的情况下以彼此大约1:1的比率流动到处理室，例如等离子体的形成，其或者一般被用于热解H2和O2以形成蒸汽。然而，H2和O₂被允许在温度大约在约900℃到约1000℃的范围内在压力大约在约0.5托到约5托的范围内反应以在衬底的表面上形成自由基，例如，OH基、HO2基或O双基。自由基氧化过程被实施持续大约1到10分钟，以通过氧化和消耗曝露的衬底的表面而实现具有厚度从约1.0纳米(nm)到大约4.0纳米的隧穿层230的生长。应当理解的是，在这个附图中和在随后的图中，为清楚起见，隧穿层230的厚度是相对于衬垫氧化层214被夸大了大约7倍之厚。在自由基氧化过程中生长的隧穿层230是较致密的，并且以比由湿氧化技术形成的隧穿层基本上在每立方厘米上更少的氢原子组成，甚至减小了厚度。在某些实施方案中，自由基氧化过程在批量处理的室中或能够处理多个衬底的炉膛中进行以提供高品质的隧穿层230而不影响制造设施可能需要的吞吐量(晶圆/小时)。

在另一个实施方案中，隧穿层230是通过化学气相沉积(CVD)或原子层沉积来进行沉积的，隧穿层230包括电介质层，其可以包括，但不限于二氧化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、硅酸铪、硅酸锆、铪氧氮化物、氧化铪锆和氧化镧。在另一个实施方案中，隧穿层230是包括至少一个底层和一个顶层的多层隧穿层，该底层的材料例如但不限于二氧化硅或氮氧化硅，而该顶层的高k材料可以包括，但不限于氮化硅、氧化铝、氧化铪、氧化锆、硅酸铪、硅酸锆、铪氧氮化物、氧化铪锆和氧化镧。

再次参照图2E，电荷俘获层232形成在隧穿层230上或覆盖在隧穿层230上。一般地，如在示出的实施方案中，电荷俘获层是包括多个层的多层电荷俘获层，多个层包括更靠近隧穿层230的至少一个富氧的、基本上在下部的游离的电荷陷阱或第一电荷俘获层232a，以及相对于第一电荷俘获层在上部的或富硅的且贫氧的第二电荷俘获层232b，并且包括分布在多层电荷俘获层的大部分的电荷陷阱。

多层电荷俘获层232的第一电荷俘获层232a可包括氮化硅(Si₃N₄)、富硅氮化硅或硅氧氮化物(SiO_xN_y(H_z))。例如，第一电荷俘获层232a可以包括具有在约1.5纳米到约4.0纳米之间的厚度的氧氮化硅层，该氧氮化硅层通过CVD过程使用在比率上和在流速上适合于提供富硅和富氧的氮氧化物层的二氯硅烷(DCS)/氨气(NH₃)和一氧化二氮(N₂O)/NH₃气体混合物来形成。

多层电荷俘获层的第二电荷俘获层232b然后在第一电荷俘获层232a之上形成。第二电荷俘获层232b可包括具有不同于第一电荷俘获层232a的氧、氮和/或硅的化学计量组成的硅氮化物和硅氧氮化物层。第二电荷俘获层232b可以包括具有在约2.0纳米和约10.0纳米之间的厚度的氧氮化硅层，且第二电荷俘获层232b可以通过CVD过程使用包括在比率上和在流速上适合于提供富硅和贫氧的顶部氮化物层的DCS/NH₃和N₂O/NH₃的气体混合物的过程气体而被形成或被沉积。

如本文所用，术语“富氧”和“富硅”是相对于化学计量的氮化硅，或“氮化物”，在本领域中通常采用为具有(Si₃N₄)的化合物且具有大约为2.0的折射率(RI)。因此，“富氧”的氧氮化硅是指从化学计量的氮化硅向着更高的硅和氧重量百分比转变(即减少氮)。因此富氧的氧氮化硅膜更像二氧化硅并且RI朝着纯二氧化硅的RI(1.45)减少。类似地，本文描述的作为“富硅”的膜是指从化学计量的氮化硅向着更高的硅重量百分比和比“富氧”膜氧更少的转变。因此富硅的氧氮化硅膜更像硅并且RI朝着纯硅的RI(3.5)增加。

再次参照图2E，电介质层的数目还包括形成在电荷俘获层232上或覆盖在电荷俘获层232上的阻挡电介质层或阻挡层234。在一个实施方案中，阻挡层234可以包括在下面的第二电荷俘获层232b的氮化硅的被氧化的部分，其随后通过现场水汽生成(ISSG)，或自由基氧化而被氧化以形成阻挡层234。在其他实施方案中，阻挡层234可包括氧化硅(SiO₂)或氮氧化硅(SiON)，通过CVD而被沉积，并在一批或单一的具有或不具有诸如等离子体的点火事件的衬底处理室进行的。阻挡层234可以是具有基本上均匀的成分的单层氧化硅、具有在化学计量的成分上渐变的单层氮氧化硅或如在下面的实施方案中描述的，可以是包括至少一个下部的或覆盖第二电荷俘获层232b的第一阻挡层，以及覆盖第一阻挡层的第二阻挡层的多层阻挡层。

在一个实施方案中，阻挡层234可以包括通过CVD过程使用N₂0/NH₃和DCS/NH₃气体混合物形成的厚度在2.0纳米和4.0纳米之间的氮化硅、富硅氮化硅或富硅氮氧硅层。

ONO掩模(未示出)可包括光刻胶层，其被使用标准的光刻技术进行图案化以暴露MOS区212中的ONO层226，以及使用包括一个或多个步骤的任何合适的湿法刻蚀或干法刻蚀过程从MOS区212去除ONO层到在衬垫氧化层214上停止。例如，在一个实施方案中，干法刻蚀过程可包括，例如，在低压和适度的高功率(1600W)条件下使用氧气(O₂)和如CHF₃的含氟气体的第一刻蚀步骤，接着是在低压刻蚀和在适度的功率(大约500W)条件下在如CF4或CHF3的含氟气体的等离子体中的第二刻蚀步骤。

参照图1和图2F，进行栅氧化层或GO_x预清洗，且MOS晶体管210的栅氧化层或GO_x236形成在MOS区212中(步骤110)。GO_x预清洗从MOS区212去除衬垫氧化层214。该清洗过程使在MOS区212中的衬底204准备用于栅氧化层生长。在一个示例性的实现中，衬垫氧化层214在使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)的湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀化学作用所进行的湿法清洗过程中被去除。在其他的实施方案中，为了仅去除阻挡层234的无用的部分，清洗处理化学作用被选择。

在一些实施方案中，在MOS区212中形成多个MOS晶体管的栅氧化层的氧化过程是双栅氧化过程以能够制造在MOS区212中的衬底204的表面216之上的用于高电压(HV)晶体管(比如输入-输出场效应晶体管(I/O FET))的第一厚栅氧化层和在另一个MOS区中的用于低电压(LV)晶体管的第二薄栅氧化层。应该理解的是，形成栅氧化层236的氧化过程将对阻挡层234几乎没有不利的影响。

接着，参照图1和图2G，栅极层被沉积和图案化以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤112)。通常，栅极层是沉积在衬底204的基本上整个表面和所有的层及其形成的结构之上的保形层。然后使用标准的光刻技术形成图案化的光刻胶掩模(未示出)，栅极层被刻蚀以从未受掩模保护的区域去除栅极层并停止于栅氧化层236和电介质堆叠(阻挡层234)的上表面。

在一个实施方案中，栅极层包括掺杂的多晶硅或多晶硅层，该掺杂的多晶硅或多晶硅层使用化学气相沉积(CVD)沉积成厚度大约为30纳米到100纳米并使用标准的多晶硅刻蚀化学过程(比如CHF3或C2H2或HBr/O₂)进行刻蚀，这对于栅氧化层236和电介质堆叠228的基础材料非常有选择性。多晶硅可以利用分别用于N-SONOS和P-SONOS的磷或硼中的任一个通过能量范围在20千电子伏特到50千电子伏特并且剂量范围在1×10¹⁵/平方厘米到5×10¹⁵/平方厘米的离子注入进行掺杂。

可选地，栅极层可以是多层栅极层，包括除多晶硅之外或代替多晶硅的如铝、钛或它们的混合物或合金的高逸出功的金属或P+金属组成的一个或多个层。

接着，参照图1，在这些实施方案中，其中栅极层是或者包括多晶硅层，方法还包括再氧化多晶硅以修复在刻蚀栅极层期间在栅极240、242的边缘处出现的任何损坏(步骤114)。栅极240、242被氧化的部分也作为多晶硅之上的钝化层，并且用于随后的掺杂物注入的屏蔽。在一些实施方案中，再氧化过程可包括将衬底204以及在其上形成的多晶硅栅极240、242在温度从大约900℃到大约1100℃的氧气中至少暴露大约5分钟到30分钟，以再氧化靠近栅极的被暴露的表面的多晶硅的一部分至大约1纳米到5纳米的深度。

参照图1和图2H和图2I，第一间隔层244被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤116)。第一间隔层244可包括电介质材料(例如氧化硅(SIO2)或氮化硅(SiN))的保形层，使用在本文中描述的任何已知的CVD技术，保形层被沉积至厚度为从大约10纳米至大约30纳米。在一个实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF4或CHF3)的等离子体中的低压的毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，基本上所有的间隔层244被从暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面刻蚀或去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。

接着，参考图1和图2J，MOS LDD掩模248被沉积和图案化，以及漏极扩展或LDD 250在MOS晶体管210的源极和漏极(S/D)区中通过以合适的能量和合适的浓度注入合适的离子种类(由箭头252代表)而被形成(步骤118)。例如，P型MOS晶体管210的LDD 250可通过以下方式来形成：沉积光刻胶并利用标准光刻技术图案化该光刻胶以在MOS LDD掩模248中形成MOS晶体管210的S/D区通过其而被暴露的开口以及以大约10到大约100千电子伏特(keV)的能量和大约1×10¹²/平方厘米到大约5×10¹⁴/平方厘米的剂量注入硼离子(BF2)通过光刻胶掩模。可选地，通过以20千电子伏到70千电子伏(KeV)的能量和2×10¹²/平方厘米到大约5×10¹²/平方厘米的剂量注入砷或磷，可以形成通过在MOS>12/平方厘米到大约5×10¹⁴/平方厘米的剂量注入砷或磷来形成。N型MOS晶体管210的环状注入或袋形注入也可利用硼(BF2)以5千电子伏到大约50千电子伏特的能量和1×10¹²/平方厘米到5×10¹²/平方厘米的剂量来完成穿过掩模。

参照图1和图2K，掩模254(例如ONO或NVM LDD掩模)在衬底204之上形成，暴露NVM晶体管206的源极和漏极(S/D)区(步骤120)。NVM LDD掩模254可以包括光刻胶层，或由从图案化的氮化物或硅氮化物层形成的硬掩模。

接着，参照图1和图2L到图2M，覆盖S/D区和通过在掩模254中的开口暴露的电介质堆叠228通过在NVM晶体管206的S/D区中去除阻挡层234和电荷俘获层232的至少第一部分而被刻蚀以使电介质堆叠变薄(步骤122)。在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃的总堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对注入到S/D区没有不利的影响)。在一些实施方案中，在电荷俘获层232中是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。

在一个实施方案中，变薄是使用标准的氧化物刻蚀完成的，例如使用10:1的含有表面活性剂的缓冲氧化物刻蚀(BOE)的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。应该注意的是，虽然上述的刻蚀的化学过程对氮化物有选择性，已经发现以上述的浓度，上述过程还刻蚀在下面的电荷俘获层232的氮化硅或氮氧化硅，即使是以较慢的速度。

可替代地，使电介质堆叠228变薄可在多个步骤过程中完成，其中上述的氧化刻蚀后面跟随着氮化物刻蚀，例如，以适度功率(大约500W)在含氟气体(如CF4或CHF3)中的低压刻蚀。

在又一个替代实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤过程中完成，其中阻挡层234或阻挡层和至少一部分电荷俘获层232是在干刻蚀过程中去除的。在一个实施方案中，其中阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅，干法刻蚀过程可包括，例如，以低压和适度的高功率(1600W)利用氧气(O₂)和含氟气体(如CHF3)的第一刻蚀步骤，随后是如上文所述的第二步骤氮化物刻蚀。

接着，参照图1和图2N，在NVM晶体管206的S/D区中通过以合适的能量和合适的浓度穿过前述的ONO或NVM LDD掩模254中的开口注入合适的离子种类(由箭头258代表)，漏极扩展或LDD256被形成(步骤124)，并且NVM LDD掩模254被去除。光刻胶NVM LDD掩模254可通过使用如上述的氧等离子体的干法去胶或剥离而被去除。在一个实施方案中，LDD注入256可通过以大约5千电子伏到大约25千电子伏特(keV)的能量和大约5×10¹²/平方厘米到大约2×10¹⁴/平方厘米的剂量注入砷和磷来形成。可选地，P型NVM晶体管206的袋形注入或环状注入260可以通过以20千电子伏到70千电子伏(KeV)的能量和1×10¹²/平方厘米到大约5×10¹²/平方厘米的剂量注入砷或磷在NVM>12/平方厘米到大约5×10¹²/平方厘米的剂量注入硼来形成。

接着，参照图1和图2O到图2P，第二间隔层被沉积和刻蚀以形成邻近NVM晶体管和MOS晶体管的第一侧壁间隔246的第二间隔262(步骤126)。第二间隔层可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，使用在本文中描述的任何已知的CVD技术，保形层被沉积的厚度从大约10纳米至大约50纳米。如上述的关于第一间隔246的间隔刻蚀，没有使用掩模，并且因为刻蚀是高度地各向异性的，基本上全部第二间隔层从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面表面被刻蚀或去除，留下邻近MOS晶体管210和NVM晶体管206的栅极的侧壁的第二间隔262。

可选地或优选地，用于形成第二间隔262的刻蚀的化学过程、功率和持续时间被选择以进一步使NVM晶体管206的S/D区中的电介质堆叠228的一部分变薄或去除该电介质堆叠228的一部分。例如，在一个实施方案中，第二间隔层包括氮化硅以及刻蚀是利用在含氟气体(比如CF4或CHF3)的等离子体中的以适度的功率(大约500W)的低压毯式刻蚀或间隔刻蚀进行的，且基本上全部的下部的、第一电荷俘获层232a或大约25埃的电荷俘获层被去除，如图2P所示。

参照图1和图2Q，图案化的掩模(未示出)被形成，并且深处的源极和漏极注入被进行以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264(步骤128)。图案化的掩模可包括被图案化以仅暴露NVM晶体管206和MOS晶体管210的S/D区的光刻胶掩模或硬掩模。对于PMOS，硼或BF2以20千电子伏特-50千电子伏特的能量和2×10¹⁵/平方厘米到5×10¹⁵/平方厘米的剂量被使用。对于NMOS，磷或砷以30千电子伏特-75千电子伏特的能量和2×10¹⁵/平方厘米到5×10¹⁵/平方厘米的剂量被使用。

参照图1和图2R，在NVM晶体管206的S/D区中剩下的任何电介质堆叠228以及在MOS晶体管210的S/D区中剩下的任何GOx236被去除，并且硅化物266形成在所有的S/D区中的衬底204的表面216之上(步骤130)。一般地，电介质堆叠228和GOx236可通过在本文中描述的任何氧化物和/或氮化物刻蚀而被去除。在一个特定的实施方案中，电介质堆叠228和GOx236通过湿法过程使用HF或对衬底204的材料有高度选择性的标准清洗(SC1)和SC2而被去除。SC1通常使用50℃到80℃的1:1:5的氢氧化氨(NH₄OH)、过氧化氢(H₂O₂)和水(H₂O)的溶液进行大约10分钟。SC2是短暂浸入到50℃到80℃的1:1:10的HCl、H₂O₂和H₂O的溶液中。在硅化物形成的时候在S/D区中的衬底204的表面216上剩下的任何的电介质堆叠228和GOx236的去除是期望的，因为否则用于形成硅化物的金属和衬底的硅之间的硅化反应被阻挡且没有硅化物将被形成。硅化物过程可能是在本领域中通常使用的任何过程，通常包括预清洗刻蚀、镍金属沉积、退火和湿法剥离。接着是第二退火。

最后，标准的或基准的CMOS过程流程被继续以基本上完成存储器200的前端设备的制造。

现在将参考图3和图4A到图4G详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的另一个实施方案。图3是示出了NVM晶体管LDD掩模或NVM LDD掩模在注入离子到S/D区之前从NVM晶体管的S/D区使电介质堆叠变薄(如果不是去除的话)的方法或过程流程的实施方案的流程图，且其中在使电介质堆叠变薄之后，邻近NVM晶体管和MOS晶体管的栅极的侧壁处形成第一间隔(间隔部1)。图4A到图4G是示出了在根据图3的方法制造存储单元期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面的框图。

正如上述的方法或过程流程，过程开始于在晶圆或衬底204中形成许多隔离结构202，注入掺杂物穿过衬垫氧化层214到衬底204形成在一个或多个NVM或MOS区中的阱，且形成将在MOS区形成的NVM晶体管和MOS晶体管的沟道，所有这些都如在图1中的步骤102到106和图2A到图2C中所描述的。接着，电介质堆叠228被沉积和图案化，如在步骤108中所描述的和在图2D和图2E中所显示的。最后，进行GOx预清洗以及GOx236被沉积，如在步骤108中所描述的和在图2F中所显示的。这时，存储单元200基本上和在图2F所示的以及上述内容中的情况相同。

参照图3和图4A，该方法继续，栅极层的沉积和图案化(未示出)以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤302)。通常，栅极层是在衬底204和所有层及其上形成的结构的基本上整个表面之上沉积的导电的、保形层。然后图案化的光刻胶掩模(未示出)被使用标准的光刻技术来形成，且栅极层被刻蚀以从未受掩模保护的区域去除栅极层且该去除停止于栅氧化物236和电介质堆叠(阻挡层234)的上表面。

如上所述，栅极层可包括掺杂的多晶硅层和/或一个或多个金属层。

参照图3和图4B,掩模254(例如ONO或NVM LDD掩模)在衬底204之上形成，暴露NVM晶体管206的源极和漏极(S/D)区(步骤304)。

接着，参照图3和图4C到图4D,上覆于S/D区且穿过在掩模254中的开口被暴露的电介质堆叠228被刻蚀以通过去除在NVM晶体管206的S/D区中的阻挡层234和电荷俘获层232的至少第一部分而使电介质堆叠变薄(步骤306)。如上所述，在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃的总的堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对注入到S/D区没有不利的影响)。在一些实施方案中，电荷俘获层232是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。

在一个实施方案中，使用标准的氧化物刻蚀来完成变薄，例如使用10:1的含有表面活性剂的BOE的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程来进行。应该注意的是，虽然上述的刻蚀化学过程以上述的浓度对氮化物有选择性，但是已经发现其也刻蚀在电荷俘获层232的下面的氮化硅或氮氧化硅，尽管是以较慢的速度。

可选地，使电介质堆叠228变薄可在多个步骤过程中完成，其中，上述的氧化刻蚀后面跟着是氮化物刻蚀，例如，以适度的功率(大约500W)在含氟气体(如CF₄或CHF₃)的等离子体里的低压刻蚀。

在又一个可选实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤的过程中完成，其中阻挡层234或者阻挡层和至少一部分电荷俘获层232是在干法刻蚀过程中被去除的。在一个实施方案中，在阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅时，干法刻蚀过程可包括，例如，以低压和适度高的功率(1600W)利用氧气(O₂)和含氟气体(如CHF3)的第一刻蚀步骤，然后是如上所述的第二氮化物刻蚀步骤。

接着，参照图3和图4E，在NVM晶体管206的S/D区中，通过以合适的能量和合适的浓度注入适当的离子种类穿过前述的ONO或NVM LDD掩模254中的开口(由箭头258表示)，形成漏极扩展或LDD 256(步骤308)，并且NVM LDD掩模254被去除。如上所述，光刻胶NVM LDD掩模254可通过使用氧等离子体来干法去胶或剥离而被去除。在一个实施方案中，LDD注入256可通过以大约5千电子伏特到大约25千电子伏特(keV)的能量和大约5×10¹²/平方厘米到大约2×10¹⁴/平方厘米的剂量注入砷和磷来形成。可选地，P型NVM晶体管206的袋形注入或环状注入260可以通过以20千电子伏到70千电子伏(KeV)的能量和2×10¹²/平方厘米到大约5×10¹²/平方厘米的剂量穿过在NVM>12/平方厘米到大约3×10¹²/平方厘米的剂量注入(BF₂)来形成。

在其中栅极层或包括多晶硅层的那些实施方案中，多晶硅可被再氧化以修复在栅极层的刻蚀期间或使在NVM晶体管206的S/D区中的电介质堆叠变薄的期间在栅极240、242的边缘发生的任何损坏(步骤310)。在一个实施方案中，再氧化过程可包括将衬底204和在其上形成的多晶硅栅极240、242暴露在温度为大约900℃到大约1100℃的氧气中至少大约5分钟到30分钟，以再氧化邻近被暴露的栅极的表面的多晶硅的一部分至深度为大约1纳米到大约5纳米。

参照图3和图4F，第一间隔层(未在该图中示出)被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤312)。如上所述，第一间隔层244可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，该保形层使用在本文中描述的任何已知的CVD技术而被积至厚度为大约10纳米至大约30纳米。在实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式来实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF4或CHF3)的等离子体中的低压毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，所以基本上所有的间隔层244从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面被刻蚀或去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。

接着，参照图3和图4G，MOS LDD掩模248被沉积和图案化，以及漏极扩展或LDD250在MOS晶体管210的源极和漏极(S/D)区中通过以合适的能量和合适的浓度注入合适的离子种类(由箭头252代表)而被形成(步骤314)。如上所述，P型MOS晶体管210的LDD 250可以通过以大约10千电子伏特到大约100千电子伏特(keV)的能量和大约1×10¹²/平方厘米到大约5×10¹⁴/平方厘米的剂量注入硼离子(BF2)来形成，以及可通过以大约10千电子伏特到大约100千电子伏特(keV)的能量和大约1×10¹²/平方厘米到大约5×10¹4/平方厘米的剂量注入砷和磷形成N型MOS晶体管的LDD。可选地，MOS晶体管210的袋形注入或环状注入可通过以如上所述的合适的能量和合适的浓度注入合适的离子种类来形成。

最后，深度源极和漏极注入被执行以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264，在NVM晶体管206的S/D区中剩下的任何电介质堆叠228以及在MOS晶体管210的S/D区中剩下的任何GOx 236被去除，在全部S/D区中的衬底204的表面216之上形成硅化物266，以及标准的或基准的CMOS过程流程被继续以基本上完成存储单元200的前端设备的制造(步骤316)。如上所述，电介质堆叠228和GOx 236可通过在本文中描述的任何氧化物和/或氮化物刻蚀(包括使用HF或标准的清洗(SC1)和SC2的湿法过程)被去除。硅化物过程可以是在本领域中通常使用的任何过程，通常包括预清洗刻蚀、镍金属沉积、退火和湿法剥离。

参考图5和图6A到图6E，现在将详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的另一个实施方案。图5是示出了一个方法或过程流程的实施方案的流程图，其中在形成邻近NVM晶体管和MOS晶体管的栅极的侧壁的第一间隔(间隔部1)以及将离子注入到NVM晶体管的S/D区中形成LDD 256之前，单独的掩模，而非NVM LDD掩模254，被用来从NVM晶体管的S/D区使电介质堆叠变薄(如果不是去除的话)。图6A到图6E是示出了在根据图5的方法制造存储单元期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面框图。

正如上述的方法和过程流程，过程开始于在晶圆或衬底204中形成多个隔离结构202，将掺杂物穿过衬垫氧化层214注入到衬底204，在一个或多个NVM或MOS区中形成阱，以及形成将被形成在MOS区中的NVM和MOS晶体管的沟道，全都如在图1的步骤102到106和图2A到图2C中所描述的那样。接着，电介质堆叠228被沉积和图案化，如在步骤108里所描述的和在图2D和图2E所示。最后，进行GOx预清洗以及GOx 236被沉积，如在步骤108里所描述的和在图2F所示。这时，存储单元200基本上和图2F所示的和以上描述的存储单元相同。

参照图5和图64A，该方法继续沉积和图案化栅极层(未示出)以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤502)。通常，栅极层是在衬底204的基本上整个表面之上沉积的导电的保形层，并且所有层和结构在其上形成。然后，图案化的光刻胶掩模(未示出)被使用标准的光刻技术来形成，且栅极层被刻蚀以从未受掩模保护区域去除栅极层并停止于栅氧化层236和电介质堆叠(阻挡层234)的上表面。如上所述，栅极层可包括掺杂的多晶硅层和/或一个或多个金属层。

参照图5和图6B，掩模268形成在衬底204之上，暴露了NVM晶体管206的源极和漏极(S/D)区(步骤504)。正如上述的NVM LDD掩模254那样，掩模268可以包括光刻胶层或由图案化的氮化物或硅氮化物层形成的硬掩模。在所示的实施方案中掩模268包括使用标准的光刻法过程而被图案化的光刻胶的层。

接着，参照图5和图4C到图6D，覆盖S/D区并被穿过在掩模268中的开口暴露的电介质堆叠228，被刻蚀以通过去除在NVM晶体管206的S/D区中的阻挡层234和电荷俘获层232的至少第一部分，而使电介质堆叠变薄(步骤506)。如上所述，在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃的总堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对随后的将掺杂物注入到NVM晶体管的S/D区中没有不利的影响)。在一些实施方案中，在电荷俘获层232是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。

在一个实施方案中，使用标准的氧化物刻蚀来实现变薄，例如使用10:1的含有表面活性剂的BOE的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。应该注意的是，虽然上述的刻蚀的化学过程在上述浓度下对氮化物是有选择性，但是已经发现上述过程也刻蚀在电荷俘获层232下面的氮化硅或氮氧化硅，尽管是以较慢的速度。

可替代地，使电介质堆叠228变薄可在多个步骤过程中完成，其中上述的氧化刻蚀后面跟随着氮化物刻蚀，例如，以适度的功率(大约500W)在含氟气体(如CF₄或CHF₃)的等离子体里的低压刻蚀。

在又一个可选实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤过程中完成，其中阻挡层234或阻挡层和至少一部分电荷俘获层232是在干法刻蚀过程中被去除的。在一个实施方案中，在阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅时，干法刻蚀过程可包括，例如，以低压和适度高的功率(1600W)利用氧气(O₂)和含氟气体(如CHF₃)进行第一刻蚀步骤，然后进行如上所述的第二氮化物刻蚀步骤。

接着，掩模268被去除，并且在栅极层是或包括多晶硅层的那些实施方案中，多晶硅可被再氧化以修复在刻蚀栅极层期间在栅极240、242的边缘处出现的任何损坏(步骤508)。如上所述，掩模268可通过使用氧等离子体干法去胶或剥离而被去除。再氧化过程可包括将衬底204和在其上形成的多晶硅栅极240、242暴露在温度从大约900℃到1100℃的氧气中至少大约5分钟到30分钟，以再氧化靠近被暴露的栅极的表面的多晶硅的一部分至大约1纳米到5纳米的深度。

参照图5和图6E，第一间隔层(未在这个图中显示)被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤510)。如上所述，第一间隔层244可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，该保形层使用在本文中描述的任何已知的CVD技术而被沉积到厚度为大约10纳米至大约30纳米。在一个实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF₄或CHF₃)的等离子体里进行低压的毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，基本上全部间隔层244被刻蚀或从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面被去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。

接着，MOS LDD掩模和NVM LDD掩模可在衬底204的表面216之上顺序地形成，并进行适当的注入以形成MOS晶体管和NVM晶体管的轻掺杂漏极扩展(LDD 250和256)和袋形注入或环状注入260，如在上面的步骤118和124中描述的那样。

最后，进行深度源极和漏极注入以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264，并且在NVM晶体管206的S/D区中剩下的任何电介质堆叠228和在MOS晶体管210的S/D区中剩下的任何GOx 236被去除。硅化物266然后可形成在所有的S/D区中的衬底204的表面216之上，以及继续标准的或基准的CMOS过程流程以基本上完成存储单元200的前端设备的制造(步骤514)。

尽管本方法的实施方案使用单独的掩模来使在NVM晶体管的S/D区之上的电介质堆叠变薄，但是单独的掩模的使用以及在变薄后进行的多晶硅再氧化(步骤508)大大降低了在下面的层的刻蚀缺陷。同样，应该理解的是，单独的掩模268可使用和用于形成NVM LDD掩模254的相同的掩模板而被形成或图案化，从而避免将多余的掩模引入到过程流程里而带来很多费用。

这样，描述了包括嵌入了或集成地形成了基于ONO的NVM晶体管和MOS晶体管的用于制造存储单元的方法的实施方案。尽管本公开已参照特定的示例性实施方案进行描述，但明显的是，对这些实施方案可以作出各种修改和改变而不背离本公开的广泛的精神范围。因此，本说明书和附图应被视为是示例性的，而不是限制性的。

根据37C.F.R.§1.72(b)提供了本公开的摘要，该37C.F.R.§1.72(b)要求摘要允许读者快速弄清本技术公开的一个或多个实施方案的本质。其被提交时为了有助于理解，而不是用来解释或限制要求主张的范围或含义。另外，在前述的详细描述中，可以看出，出于简化本公开的目的，各个特征被一起组合在在单个实施方案中。然而，本公开的这个方法不是要被解释为反映所要求保护的实施方案需要比明确地列举在每个权利要求中的特征更多的特征。相反，如以下权利要求所反映的，发明主题依赖于比单个公开实施方案的所有特征更少的特征。因此，下面的权利要求以此方式并入详细的描述，其中每一条权利要求以其自身作为单独的实施方案。

说明书中对一个实施方案或实施方案的参考指的是，结合实施方式描述的特定的特征、结构或特性被包括在电路和方法至少一个实施方案中。在说明书中各个地方出现的短语一个实施方案不一定都指代相同的实施方案。