超低相噪和超高频率分辨率的高频窄带合成源电路及方法

摘要

本发明公开了一种超低相噪和超高频率分辨率的高频窄带合成源电路及方法，包括：锁相环路参考信号产生电路和N

说明书

技术领域

本发明涉及高频窄带合成源设计技术领域，尤其涉及一种超低相噪和超高频率分辨率的高频窄带合成源电路及方法。

背景技术

现阶段的各种高频窄带合成源设计中，对合成源的带宽，频段种类要求越来越多，同时对高频窄带合成源的相位噪声、频率分辨率、杂散、谐波、体积和成本提出了更高的要求。

目前的高频窄带合成源设计中，主要通过两种方案获得：

第一种方案为选用高指标的基准频点(通常为100MHz)，将倍频信号和DDS直接数字合成技术得到的信号通过混频的方式获得。DDS直接数字合成技术输出频率相对带宽较宽，理论为输入频率的50％，实际输出仍能达到40％，同时频率切换时间短，频率分辨率极高，可以很容易满足100MHz以内带宽，0.1mHz分辨率的窄带合成源设计需求。但是由于DDS采用全数字结构，不可避免的引入了杂散，其中主要来源有三个：相位累加器相位舍位误差造成的杂散、幅度量化误差造成的杂散和DAC非理想特性造成的杂散，且当输出频率带宽过宽时，使用滤波器也无法滤除，会严重恶化输出信号；采用倍频的方式获得的信号，其远近端相噪均会恶化；因此，这种方法很难获得良好的谱信号表现。同时，频率越高且带宽越宽，用于DDS滤波的宽带滤波器成本越高，会增加电路成本。

第二种方案为选用高指标的基准频点(通常为100MHz)和一个窄带VCO，通过单环锁相的方式获得。锁相环电路主要由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)和计数分频器(N)组成。电路设计中首先将VCO的输出信号经过计数分频，输入到鉴相器。鉴相器中同时输入基准信号，鉴相器输出与两种信号相位差成正比的误差信号。LPF将PD输出的相位误差信号转换为电压信号，并送至VCO的输入端调节VCO的输出频率，当计数分频器的信号与参考信号相同时，环路锁定。这种方法获得的合成源，其输出频率近端(环路带宽内)相位噪声由参考决定，远端(环路带宽外)相位噪声由VCO自身决定，根据相位噪声恶化公式，其相噪以20lgN的关系恶化，因此，对于高频段合成源， 使用这种方法很难获得理想的相噪指标，同时受限于计数分频器N的最小分频比，在高频信号下，很难达到较高的频率分辨率。

综上所述，现有技术主要有以下三方面的不足：

第一：使用整数倍频加DDS直接数字合成技术混频的方案，输出信号杂散指标过高，严重影响高频输出信号谱表现。

第二：使用单环锁相方案，无法获得0.1mHz的超高频率分辨率。

第三：两种方案均无法获得近端(环路带宽内)良好的相位噪声指标。

发明内容

本发明为了解决上述问题，提出了一种超低相噪和超高频率分辨率的高频窄带合成源电路及方法，能够得到输出频率≥1GHz，带宽≤100MHz，频率分辨率可精确到0.1mHz的高频窄带合成源，当输出频率为3GHz时，其相位噪声指标达-128dBc@10kHz。

为实现上述目的，本发明采用下述技术方案：

一种超低相噪和超高频率分辨率的高频窄带合成源电路，包括：锁相环路参考信号产生电路和N₂次整数倍点频产生电路分别与混频反馈鉴相环路连接；

所述锁相环路参考信号产生电路用于产生高频率分辨率的锁相环路参考信号，所述N₂次整数倍点频产生电路用于产生基准信号的N₂次整数倍点频信号；

所述混频反馈鉴相环路包括压控振荡器，基准信号的N₂次整数倍点频信号与所述压控振荡器的反馈信号混频后获得锁相环路的反馈信号，所述锁相环路的反馈信号与经过N₃整数分频后的锁相环路参考信号进行鉴相，产生的相位误差转换为电压信号调节压控振荡器直到环路锁定。

进一步地，所述锁相环路参考信号产生电路将基准信号分成两路，其中一路将基准信号经过四倍频后进行数字分频产生信号F_DDS，另外一路经过N₁次整数倍频后得到信号F_N，所述信号F_DDS和信号F_N进行混频获得锁相环路参考信号F_R。

进一步地，所述锁相环路参考信号产生电路包括：

功分器、四倍频器、DDS、第一放大滤波器、第二放大滤波器、N₁倍频器和第一混频器；所述功分器的输出端分别与四倍频器和N₁倍频器连接，所述四倍频器依次串联DDS和第一放大滤波器后，与第一混频器的一个输入端连接； 所述N₁倍频器串联第二放大滤波器后，与第一混频器的另外一个输入端连接。

进一步地，所述N₂次整数倍点频产生电路采用多次整数倍频方式获得所需要的N₂次整数倍点频信号。

进一步地，所述N₂次整数倍点频产生电路采用多次混频的方式获得所需要的N₂次整数倍点频信号。

进一步地，所述N₂次整数倍点频产生电路采用多次整数倍频方式和多次混频方式相结合的方式获得所需要的N₂次整数倍点频信号。

进一步地，所述混频反馈鉴相环路包括：

计数分频器、鉴相器、环路滤波器、振荡器、功分器、第三放大滤波器、第四放大滤波器、第二混频器和第五放大滤波器；

所述鉴相器的输入端分别与计数分频器和第五放大滤波器连接，所述鉴相器依次串联环路滤波器、振荡器和功分器后分成两路，其中一路经过第三放大滤波器输出最终的高频窄带合成源信号；另外一路依次串联第四放大滤波器、第二混频器和第五放大滤波器；所述第二混频器的另外一个输入端与N₂次整数倍点频产生电路的输出端连接，所述计数分频器的输入端与锁相环路参考信号产生电路的输出端连接。

一种超低相噪和超高频率分辨率的高频窄带合成源电路的实现方法，包括：

参考信号分成两路，其中一路用于产生锁相环路参考信号，另外一路用于产生参考信号的N₂次整数倍点频信号；

参考信号的N₂次整数倍点频信号与压控振荡器的反馈信号经过混频后产生锁相环路的反馈信号，所述锁相环路的反馈信号与经过分频后的锁相环路参考信号进行鉴相，产生的相位误差转换为电压信号调节压控振荡器的输出直到环路锁定。

进一步地，将参考信号分成两路，其中一路将参考信号经过四倍频后进行数字分频产生信号F_DDS，另外一路经过N₁次整数倍频后得到信号F_N，所述信号F_DDS和信号F_N进行混频获得锁相环路参考信号F_R。

进一步地，参考信号通过多次整数倍频方式或者多次混频的方式或者多次整数倍频和多次混频相结合的方式获得所需要的N₂次整数倍点频信号。

本发明的有益效果是：

(1)本发明的高频窄带合成源，可以得到频率≥1GHz，带宽100MHz以内的任意合成源，且频率分辨率达0.1mHz，可以获得超低的相噪指标，兼顾远近端噪声。

(2)本发明在获得高质量窄带合成源的基础上，极大限度的节约了电路成本，同时方案的通用性极高。

附图说明

图1为本发明电路结构示意图；

其中，1.第一功分器，2.第二功分器，3.N₁倍频器，4.第一放大滤波电路，5.四倍频器，6.DDS数字合成电路，7.第二放大滤波电路，8.第一混频器，9.计数分频器，10.N₂次整数倍点频产生电路，11.鉴相器，12.环路滤波器，13.压控振荡器，14.第三功分器，15.第三放大滤波电路，16.第四放大滤波电路，17.第二混频器，18.第五放大滤波电路。

具体实施方式

下面结合附图与实施例对本发明作进一步说明。

一种超低相噪和超高频率分辨率的高频窄带合成源电路，如图1所示，包括：锁相环路参考信号产生电路、N₂次整数倍点频产生电路10、混频反馈鉴相环路；

锁相环路参考信号产生电路和N₂次整数倍点频产生电路10分别与混频反馈鉴相环路连接；

锁相环路参考信号产生电路用于产生高频率分辨率的锁相环路参考信号，N₂次整数倍点频产生电路10用于产生100MHz基准信号的N₂次整数倍点频信号；

混频反馈鉴相环路包括压控振荡器13，基准信号的N₂次整数倍点频信号与压控振荡器13的反馈信号混频后获得锁相环路的反馈信号，锁相环路的反馈信号与经过N₃整数分频后的锁相环路参考信号进行鉴相，产生的相位误差转换为电压信号调节压控振荡器13直到环路锁定。

锁相环路参考信号产生电路包括：功分器、四倍频器5、DDS(Direct Digital Synthesizer，直接数字式频率合成器)数字合成电路、第一放大滤波器、第二放大滤波器、N₁倍频器3和第一混频器8；功分器的输出端分别与四倍频器5和N₁倍频器3连接，四倍频器5依次串联DDS数字合成电路6和第一放大滤波器 后，与第一混频器8的一个输入端连接；N₁倍频器3串联第二放大滤波器后，与第一混频器8的另外一个输入端连接。

锁相环路参考信号产生电路将参考信号分成两路，其中一路将参考信号经过四倍频后进行数字分频产生信号F_DDS，另外一路经过N₁次整数倍频后得到信号F_N，信号F_DDS和信号F_N进行混频获得锁相环路参考信号F_R。

N₂次整数倍点频产生电路10主要可以通过三种方式获得：

一、直接倍频的方式，通过N_X、N_Y、N_Z多次整数倍频后，产生需要的点频信号F_M，建议倍频次数控制在5级以内。

二、通过多次混频获得需要的点频信号F_M。

三、采用普通的单环锁相方案，直接频率合成。

但是因为最终输出信号F_O近端的相位噪声主要由信号F_M决定，采用方式三锁相环的话，F_M因锁相环中的数字噪声导致F_M不会得到超低的带内相位噪声指标。而采用方案一倍频方式，信号相位噪声指标会按照20lgN₂进行恶化；而混频方式是两输入信号的功率谱密度之和，相对而言采用方式二混频方案可以获得最好的相位噪声指标。综上所述，“100MHz的N₂次整数倍点频产生电路10”在实际使用中，优先选用方案二混频方式，其次可以考虑方案一倍频方式，因为选用方式三并不会得到良好的带内指标，所以本方案禁止使用方式三。而在实际电路应用中，通常采取混频和倍频结合的方式得到需要的F_M信号。

混频反馈鉴相环路包括：计数分频器9、鉴相器11、环路滤波器12、振荡器、功分器、第三放大滤波器15、第四放大滤波器16、第二混频器17和第五放大滤波器18；

鉴相器11的输入端分别与计数分频器9和第五放大滤波器18连接，鉴相器11依次串联环路滤波器12、振荡器和功分器后分成两路，其中一路经过第三放大滤波器15输出最终的高频窄带合成源信号；另外一路依次串联第四放大滤波器16、第二混频器17和第五放大滤波器18；第二混频器17的另外一个输入端与N₂次整数倍点频产生电路10的输出端连接，计数分频器9的输入端与锁相环路参考信号产生电路的输出端连接。

本发明选取基准信号为100MHz，在高指标的基准频点100MHz的基础上，通过两功分器将基准信号分为三路，第一路经过四倍频后送数字合成电路进行数 字分频产生F_DDS，第二路参考信号经过N₁次整数倍频后与F_DDS混频获得F_R。第三路参考信号通过“100MHz的N₂次整数倍点频产生电路10”产生F_M与VCO(压控振荡器13)的反馈信号混频获得锁相环路的反馈信号F_B，参考信号F_R经过N₃整数分频后，送到鉴相器11与反馈信号F_B鉴相，产生的相位误差通过环路滤波器12转换为电压信号调节VCO直到环路锁定。该方案通过引入DDS数字合成电路6，使输出信号分辨率达0.1mHz，将DDS数字合成电路6输出信号带宽控制在25MHz以内，通过添加多级滤波器，可以很好的滤除输出信号近端的杂散。通过采用“100MHz的N₂次整数倍点频产生电路10”与VCO的反馈信号进行混频的方法，这样F_O近端噪声主要由混频信号F_M决定，消除了单环锁相中环路带宽内20lgN的相噪恶化，获得极低的带内相噪指标，同时采用锁相环方案滤除远端(带外)的杂散信号(包括DDS数字合成电路6产生的杂散信号)，获得良好的带外谱纯度。

本发明电路的具体工作原理如下：

基准频率100MHz信号首先经过第一功分器1和第二功分器2后，产生三路参考信号，第一路100MHz信号经过四倍频器5产生400MHz信号，经过DDS数字合成电路6直接数字分频后，产生110MHz左右，25MHz带宽的信号F_DDS，通过第二放大滤波电路7滤除其带外杂散信号。第二路100MHz信号经过N₁次整数倍频、第一放大滤波电路4后，与F_DDS信号混频，获得F_R，F_R频率分辨率达0.1mHz，经过计数分频器9进行N₃整数分频后，送到鉴相器11与反馈信号F_B鉴相；第三路100MHz信号送到“100MHz的N₂次整数倍点频产生电路10”，产生N₂×100MHz的信号F_M，与VCO的反馈信号进行混频，产生锁相环路的反馈信号F_B，反馈信号F_B≤100MHz，送到鉴相器11参与鉴相；鉴相器11产生的相位误差通过环路滤波器12转换为调谐电压调节VCO，最终VCO的输出信号经过第三放大滤波器15得到最终的高频窄带合成源信号。环路锁定后，输出信号满足公式(1)。

$F_O=\frac{F_{DDS}+N_1\times 100}{N_3}+N_2\times 100\left(MHz\right)---\left(1\right)$

另外，100MHz参考信号经过四倍频、DDS数字分频后，产生的F_DDS信号近端噪声会得到一定的恶化，而经过混频器得到的环路参考信号F_R经过N₃整数 分频后直接参与环路鉴相，因此必须保障F_R的相位噪声指标由100MHz的N₁次倍频信号决定，这样才能保证经过N₃整数分频后相对于100MHz参考信号，鉴相信号的相噪不会产生明显恶化。即N₁的具体数值应满足公式(2)。

N_100MHz+20lgN₁≤N_DDS(2)

在公式(2)中，N_100MHz为基准信号100MHz的相位噪声，N_DDS为DDS的近端相位噪声，在实际使用中可以通过DDS数据手册得到。

(1)本发明混频反馈鉴相环路，带宽100MHz以内，频率分辨率0.1mHz。该环路通过100MHz的N₁次倍频与DDS信号进行混频，产生的信号经过N₃整数分频后作为参考信号，VCO的反馈信号与100MHz的N₂次整数倍信号进行混频得到环路反馈信号，通过鉴相，环路滤波，电压调谐，最终获得低相噪和超高频率分辨率的高频窄带合成源。

(2)本发明100MHz的N₂次整数倍点频产生电路10，通过两种不同的方案，根据实际情况的不同，选用最简单的方案，最终获得需要的信号F_M与VCO的反馈信号进行混频，消除锁相环内因分频带来的带内相噪恶化，实现超低的带内相噪指标。

(3)本发明锁相环路参考信号F_R产生电路，通过分析DDS与基准信号N₁次倍频信号的近端相位噪声指标，保障最终的输出信号F_O的带内相位噪声指标不会因引入DDS而带来恶化。通过引入DDS混频使得最终的输出信号F_O获得0.1mHz的超高频率分辨率。

上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。