结合单元和用于操作结合单元的方法

摘要

本发明公开一种用于获取至少一个模拟输入信号(i

说明书

技术领域

本发明涉及一种用于获取至少一个模拟输入信号且用于输出描述至少一个模拟输入信号的经过同步的数字测量值的结合单元，所述结合单元具有：测量值获取装置，其用于获取所述至少一个模拟输入信号；模数转换器，其用于采样所述至少一个模拟输入信号以产生描述模拟输入信号的样本；和处理器装置，其用于从所述样本形成数字测量值，其中所述结合单元被设置成使用外部同步信号来同步所述数字测量值。本发明还涉及一种用于操作此类结合单元的方法。

背景技术

结合单元为特殊测量器具且用在自动化系统中，确切地说用在用于控制、保护和/或监视电源设施(例如，被称为“变电站自动化系统”的设施)的自动化设施中，以便获取一或多个模拟输入信号(其通常为来自传感器的输出信号(例如，针对电流和/或电压))和以便将其转换成数字测量值。当将模拟信号转换成数字测量值时，通常存在同步的要求，即，不同模拟输入信号的相互相关联的测量值必须指示相应的模拟信号的匹配时间。此外，在此方面，通常还要求数字测量值按精确定义的时间且按均匀间隔形成，使得来自不同结合单元的数字测量值也可关于时间作相互比较。这些精确定义的时间可为由外部计时器(例如，GPS系统)规定的绝对时间或系统(即，对于针对同一应用传递数字测量值的所有结合单元)内标准的时间。为此，通常对结合单元提供用于同步数字测量值的时间信号，例如，外部时间脉冲(1PPS)或基于IEEE1588PTP的时间信号。

举例来说，从EP2503668A1已知在一开始列举的该类型的结合单元。已知结合单元具有同步化装置，其接收外部时间信号且使用采样控制装置同步用于对模拟信号采样的采样时钟。

然而，使用的采样时钟的此定制需要高度复杂性，且只能通过相当昂贵且复杂的组件(例如，适当设计的模数转换器)实现。

发明内容

本发明因此基于以下目标：具体实施在一开始列举的该类型的结合单元，使得可以比较容易且低成本地同步数字测量值。本发明还基于以下目标：说明一种用于操作具有对应的简单设计且因此低成本的结合单元的方法。

本发明通过在一开始列举的该类型的结合单元来达成此目标，其中模数转换器被应用续流样本时钟以便产生样本，且处理器装置被设置成通过来自样本的内插确定数字测量值。

根据本发明的结合单元的特定优势在于，同步化并不通过一件复杂且因此昂贵的硬件(例如，针对时间信号被设定以便直接定制采样时钟的PLL(锁相回路)电路)来实现，而是使用具有续流采样时钟的成本相对低的模数转换器，且接着通过由处理器装置执行的内插来同步数字测量值。这可以是例如线性内插，但还可设想到任何其它内插方法。换句话说，内插形成或多或少追溯地作为“虚拟样本”的数字测量值，其中由真实样本形成的样本的分布被用作内插的基础信号。

根据本发明的结合单元的一个有利实施例规定结合单元包括输出本地时钟信号的本地时钟产生器。

此时钟产生器可有利地用作执行内插的时基。举例来说，本地时钟产生器可以是输出呈时钟信号形式的比较高的时钟速率的振荡器，例如石英晶体。举例来说，示范性时钟速率的频率可为10MHz。

在此方面，如果规定第一时戳装置首先被提供外部同步信号且其次被提供本地时钟信号，其中每当第一时戳装置被提供来自同步信号的适当输入信号时，所述第一时戳装置输出从来自本地时钟产生器的时钟信号导出的第一时戳值，且如果规定处理器装置被设置成将第一时戳值用于内插以便形成数字测量值，那么将这视为有利的。

以此方式，可将本地时钟产生器用作待形成的数字测量值的时基，所述时基能够与外部同步信号同步。原因在于，每当施加来自外部同步信号的适当输入信号(例如，同步脉冲)时，第一时戳装置将来自本地计时器的时钟信号用作产生时戳值(也就是说，指示基于本地时钟产生器的精确时间的数字值)的基础。假设数字测量值还打算在两个同步脉冲之间的时间形成，那么讨论中的过渡时间可通过处理器装置来计算。以此方式形成的连续数字测量值还可具备计数(“样本计数器”)以便能够确定唯一次序和(当两个相应数字测量值之间的时间的间隔已知时)用于相应数字测量值的唯一时戳。

在此方面的另一有利实施例还规定第二时戳装置首先被提供来自模数转换器的完成信号，所述完成信号指示样本的产生已完成，且其次被提供本地时钟信号，其中每当第二时戳装置被提供完成信号时，所述第二时戳装置输出从来自本地时钟产生器的时钟信号导出的第二时戳值，且规定处理器装置被设置成将第二时戳值用于内插以便形成数字测量值。

因此，本地时钟产生器可替代地或另外还用作从样本形成的样本序列的时基。原因在于，每当施加完成信号时，也就是说，当模数转换器已结束样本的产生时，第二时戳装置将来自本地计时器的时钟信号用作产生时戳值的基础。在此情况下，有利的是，在完成样本前模数转换器需要的延迟时段还有可能包括在计算中，使得时戳值的适当校正允许已用以确定样本的模拟输入信号的精准获取时间的指示。此外，发现如果将本地时钟产生器用作样本和待形成的数字测量值两者的时基将特别有利，因为在此情况下，在内插期间，本地时钟产生器的不精确性和临时时钟偏差受到补偿，因为其对所述一系列样本和对待形成的数字测量值两者都具有相同效应。

此外，另一有利实施例规定处理器装置包括第一和/或第二时戳装置。

此实施例被视为成本特别低的，因为当今标准处理器装置(例如，中央处理单元CPU、数字信号处理器DSP)通常具有可执行第一和/或第二时戳装置的任务的至少两个时戳装置(也被称为“获取计时器”或“时间戳单元”)。因此，结合单元可相对低成本地实施，因为时戳装置不形成额外装置。

此外，当结合单元为自动化设施中的保护或控制器具的部分时，这被视为根据本发明的结合单元的另一有利实施例，其中保护或控制器具包括模数转换器以便产生样本，且保护或控制器具包括处理器装置用于内插以便形成数字测量值。

以此方式，可以比较低成本地将结合单元的功能并入到现有自动化器具内，例如，在电力工程设施(例如，电源系统中的变电站自动化设施)中，因为此目的所需要的基本组件已存在于这些器具中。明确地说，可将结合单元集成到电力自动化设施中的保护或控制器具内。由于由处理器装置执行的内插意味着未对此类器具的硬件组件提出特别高的要求，因此有可能使用具有常规特征的保护或控制器具。

最后，根据本发明的结合单元的另一有利实施例规定处理器装置被设置成产生含有数字测量值的数据电报，且规定结合单元具有用于将数据电报发送到自动化系统中的至少一个其它器具的输出接口。

以此方式，可特别容易地使数字测量值可用于自动化系统中的其它器具。确切地说，接口可为以太网接口。此外，可特定地基于用于开关设施中的通信的IEC标准IEC61850来发射数字测量值，较佳地，采取被称为基于IEC标准61850-9-2的“经采样测量值”的形式。

关于所述方法，前述目标是通过一种用于操作结合单元的方法达成，其中使用测量值获取装置获取至少一个模拟输入信号，使用模数转换器采样所述至少一个模拟输入信号以产生描述模拟输入信号的样本，以及其中使用处理器装置从所述样本形成数字测量值，其中所述结合单元通过使用外部同步信号来同步所述数字测量值。本发明提出模数转换器使用续流采样时钟产生样本，且处理器装置另外通过来自样本的内插来确定数字测量值。

关于根据本发明的方法的优势，可参考已关于根据本发明的结合单元描述的优势。通常，根据本发明的结合单元被设置成基于以下描述的根据本发明的方法的任一形式来操作，而根据本发明的方法可用于操作以上描述的根据本发明的结合单元的任一实施例。

在根据本发明的方法的一个有利展开中，每当对首先被提供外部同步信号且其次被提供来自本地时钟产生器的本地时钟信号的第一时戳装置提供来自同步信号的适当输入信号时，所述第一时戳装置输出从来自本地时钟产生器的时钟信号导出的第一时戳值，且处理器装置将第一时戳值用于内插以便形成数字测量值。

替代地或此外，根据本发明的方法的另一实施例，可提供第二时戳装置，其首先被提供来自模数转换器的完成信号，所述完成信号指示样本的产生已完成，且其次被提供本地时钟信号，每当所述第二时戳装置被提供完成信号时，所述第二时戳装置输出从来自本地时钟产生器的时钟信号导出的第二时戳值，且提供处理器装置，其将第二时戳值用于内插以便形成数字测量值。

关于为了形成数字测量值的内插，根据所述方法的一个展开，具体地说，可提供处理器装置以分别将按时间顺序在待形成的数字测量值之前的样本和按时间顺序在待形成的数字测量值之后的样本用于内插以便形成数字测量值。

这允许例如通过线性内插特别容易地但在充分规定下来执行内插，因为待形成的数字测量值在时间上始终在两个样本之间。

明确地说，在这点上，可提供处理器装置以分别将按时间顺序在待形成的数字测量值之前最靠近的样本和将按时间顺序在待形成的数字测量值之后最靠近的样本用于内插以便形成数字测量值。

这再次增大内插的精确度，因为待形成的数字测量值与使用的相应样本之间的间隔或多或少保持得尽可能小以用于内插。

对于内插，还可替代地或另外提供处理器装置以排他性地将来自按时间顺序在待形成的数字测量值与已在此数字测量值之前形成的数字测量值之间的两个样本中的一个样本用于内插，以便形成数字测量值。

以此方式，凭借至少两个样本中的仅一个用于内插来按尽可能小的计算复杂度截取所述样本在待连续形成的两个数字测量值之间的特殊情况。

出于处置用于内插的另一特殊情况的目的，提议对于按时间顺序在两个直接连续样本之间的待形成的多个数字测量值中的每一个，处理器装置将这两个样本用于内插以便形成数字测量值。

根据此实施例，两个样本因此用于在其间的待形成的数字测量值中的每一个。

为了执行内插的目的，处理器装置也可部分或完全地采取FPGA(现场可编程门阵列)的形式。

附图说明

以下参照示范性实施例更详细地解释本发明。在这点上，

图1展示结合单元的示意性框图说明；

图2展示来自图1的结合单元的信道的详细示意性说明；

图3展示两个时间线以解释用于形成数字测量值的内插的第一示范性实施例；

图4展示具有示范性电流分布的曲线图以便解释用以确定数字测量值的内插方法；

图5展示两个时间线以便解释用于形成数字测量值的内插的第二示范性实施例；以及

图6展示两个时间线以便解释用于形成数字测量值的内插的第三示范性实施例。

具体实施方式

图1展示结合单元10的示范性实施例。结合单元10具有测量值获取装置11a、11b，其输出端连接到模数转换器12a、12b。模数转换器12a、12b具有下游处理器装置13，其又连接到输出接口14。此外，处理器装置连接到用于接收外部同步信号S_Z的接收装置15。输出接口14连接到外部通信总线16，例如，在用于电源系统中的自动化设施中的通信总线。

图1中展示的结合单元10可如下操作：测量值获取装置11a、11b的输入端被施加多个模拟输入信号，所述图展示三个模拟电流输入信号i₁、i₂、i₃和三个模拟电压信号u₁、u₂、u₃(仅仅作为实例说明)。已使用图1中未展示的适当变压器装置(例如，电流和电压变压器)来获取模拟输入信号，且模拟输入信号为由相应变压器的次级线圈输出的模拟信号。举例来说，模拟输入信号可描述来自电源系统(为清晰起见，其未展示于图1中)的系统变量，且可因此指示(例如)在电源系统中的特定测量位置处的电流和电压。

测量值获取装置11a、11b可包括(例如)将模拟输入信号变换成可另外由结合单元10安全地处理的数量级的传感器。此外，其可包括模拟滤波器装置，例如，用于平滑化且限制模拟输入信号的频宽。最后，也可提供多路复用器和采样保持装置，其按合适形式提供模拟输入信号用于由模数转换器12a、12b进行采样。

模数转换器使用续流采样时钟(即，不与其它时钟信号同步的采样时钟)采样被施加到测量值获取装置11a、11b的输出端的信号以形成对应的样本，且将后者输出到处理器装置13。由于已使用续流采样时钟确定样本，因此在样本之间可存在不同时间间隔；此外，可在不同时间确定针对不同模拟输入信号所确定的样本。引起的波动尤其是因为老化效应、热漂移和用于采样时钟的时钟产生器的精确度。然而，针对结合单元的基本要求为，对其输出的数字测量值进行同步。

处理器装置13因此采用相应系列的样本且确定描述相应模拟输入信号的数字测量值，其中其使用由接收装置15提供的外部同步信号S_Z来同步希望确定的相应数字测量值的时间。举例来说，外部同步信号可为被称为基于IEEE1588标准的PTP信号(PTP-精确时间协议)或由接收装置16经由有线或无线连接接收的1PPS信号(1PPS-每秒1个脉冲)的信号。

对于同步，处理器装置13将产生的样本作为用于从可用异步样本执行内插以便确定一系列同步的数字测量值的基础，所述同步是至少关于已获取待由结合单元10提供的数字测量值的那些时间发生的。换句话说，针对所有的模拟输入信号，处理器装置13使用内插确定数字测量值，其指示同时存在于连接的变压器的初级侧上的模拟值。此外，结合单元10的处理器装置13可将外部同步信号S_Z作为用于也执行同步化的基础，使得来自不同的经过同步的结合单元的数字测量值也指示在相同绝对时间下确定的测量值。

将确定的数字测量值从处理器装置13的输出侧发送到输出接口(例如，以太网接口)，在以太网接口，其按数据电报的形式发射到连接到通信总线16的其它器具。

举例来说，可按根据IEC61850-9-2标准的SMV(SMV-经采样测量值)的形式输出数字测量值。IEC61850-9-2标准定义可用以将模拟信号转换成数字测量值的可能的取样率。对于具有50Hz的额定频率的电源系统，所述标准定义例如4kHz或12.8kHz的取样率，然而，60Hz的额定频率需要4.8kHz或15.36kHz的采样率。此外，所述标准规定数字测量值关于其获取时间可偏离的最大公差。例如，对于4kHz的示范性假定采样速率，准许不超过3μs(模拟信号中的事件的发生与描述此事件的数字测量值之间的时间差)的偏差。结果，在此情况下，由处理器装置13执行的内插必须按250μs+/-3μs的时间间隔提供数字测量值。

虽然图1分别展示两个测量值获取装置11a、11b和模数转换器12a、12b，但它们的数目可在本发明的框架内任意变化；举例来说，在每一情况下提供两个以上测量值获取装置11a、11b和/或模数转换器12a、12b或者仅一个测量值获取装置和/或一个模数转换器因此是可能的。类似地，模拟输入信号的数目可任意地变化；此外，结合单元可被设置成不仅获取模拟输入信号，而且还获取其它输入信号，例如，二进制输入信号(例如，针对开关的位置指示符)。

现将参看图2，例如针对测量信道20更详细地解释结合单元10的操作。在此情况下，图1和2中的相同参考符号表示相同或对应组件。

举例来说，在图2中，假定测量值获取装置11a用以获取模拟电流信号i₁和按已参看图1解释的方式对其进行调节。在输出侧上，将调节后的模拟电流信号i₁*提供到模数转换器12a，所述模数转换器使用续流采样时钟将其转换成一系列样本i_1k。将此一系列样本i_1k提供到处理器装置13中的内插装置21。在此情况下，内插装置21可为一件在处理器装置13上运行的软件或一件集成于其中的硬件或所述两者的组合。

结合单元10具有本地时钟产生器22，其可为由例如石英晶体形成的振荡器。所述时钟产生器的输出侧发送本地时钟信号T_lok。将此本地时钟信号T_lok提供到第一时戳装置23a和第二时戳装置23b。

第一时戳装置23a不仅具有本地时钟信号T_lok，而且被施加由接收装置15提供的外部同步信号S_Z。为此，接收装置接收例如1PPS信号，且将其转换成外部同步信号S_Z。第一时戳装置23a被设置成每当施加来自外部同步信号的脉冲时，其将本地时钟信号T_lok作为用于确定第一时戳值C₁的基础，所述第一时戳值C₁指示来自同步信号的脉冲的出现的时间。以此方式形成的所述一系列第一时戳值C₁经转移到处理器装置且标记希望形成具有计数0的数字测量值的那些时间。假设(其应为规范)另外的数字测量值可形成于两个时戳值C₁之间，那么可从具有计数0的数字测量值的时戳值和已知采样速率确定相关时间。举例来说，以4kHz的采样速率，获得250μs的在两个数字测量值之间的时间间隔，其结果是，需要在具有计数0的数字测量值之后(j·250)μs精确地形成具有计数j的数字测量值，对于4kHz的采样速率，j在0与3999之间。

第二时戳装置23b不仅具有本地时钟信号T_lok，而且被施加由模数转换器输出的完成信号AD_Ready，所述完成信号始终在已终止相应样本i_1k的形成之时发射。第二时戳装置23b被设置成每当施加完成信号AD_Ready时，其将本地时钟信号T_lok作为用于确定第二时戳值C₂的基础，所述第二时戳值C₂指示相关联的模拟测量信号获取的时间。为此，完成信号AD_Ready出现的时间必须由在模拟测量信号i₁的获取与相关联的样本i_1k的形成之间逝去的延迟时段校正。此值对于特定测量电路通常为已知的，且可规定为参数。以此方式形成的所述一系列第二时戳值C₂经转移到处理器装置且标记已获取相应样本所基于的模拟测量值的那些时间。

当样本i_1k的相应值、其相关联的第二时戳值C₂和需要形成数字测量值的由第一时戳值C₁定义的那些时间已知时，处理器装置13可使用内插方法确定在所需的时间存在的数字测量值的值。当使用简单的线性内插方法时，举例来说，此值可由针对两个样本和其相应相关联的第二时戳值获得的相应线性等式来确定。

分别以此方式形成的数字样本i_1d被从处理器装置13的输出侧发送且提供到输出接口14，所述输出接口按数据电报的形式将所述数字样本i_1d发射到通信总线16(参看图1)。

本地时钟信号T_lok可含有从例如时钟产生器22导出的纯时钟脉冲。在此情况下，第一时戳装置23a和第二时戳装置23b采用所含有的时钟脉冲且递增地增大相应内部时钟以便形成导出相应时戳值所根据的时间值。替代地，时钟产生器22自身还可在每一时钟脉冲时递增地增大内部时钟，其结果是，本地时钟信号T_lok已包括来自此内部时钟的时间叙述。

由于本地时钟信号T_lok被提供到两个时戳装置23a、23b，因此有利地相互补偿任何不精确和偏差(例如，用于时间产生器22的石英晶体的不精确、与温度有关以及与年限有关的漂移)，因为其对两个时戳装置具有相同效应。

第一时戳装置23a和第二时戳装置23b可集成于例如处理器装置13中。由于标准CPU和DSP目前通常具有至少两个时戳装置(其被称为“获取计时器”或“加时戳单元”)，因此可节省用于对应的单独装置的开支。

以下参看图3到图6解释针对由处理器装置13执行的内插所发生的少许情形。

在这点上，图3首先展示内插的“正常情况”，其中分别在交替时间产生样本i_1k和需要形成数字测量值i_1d。换句话说，在此情形下，待形成的相应数字测量值处于经产生的两个样本之间。

这在图3中通过两个时间线来展示。上部时间线展示已在时间t0、t1、t2……产生的一连串样本i_1k。这些时间对应于相应相关联的模拟测量值的相应获取时间且由一连串第二时戳值C₂(见图2)规定。样本i_1k的按时间顺序的序列仅由模数转换器的续流采样时钟确定。

下部时间线指示需要通过内插形成的一连串数字测量值i_d。希望形成相应数字测量值的时间由相应采样速率(例如，4kHz)和外部同步信号S_Z确定。对数字测量值指派计数30以便首先能够清晰记录次序且其次能够使用相应计数确定精确时戳值，因为计数的每次增大都会促进数字测量值的时戳值按由数字测量值i_d的采样速率规定的在两个数字测量值之间的时间间隔上升。可以看出，在来自同步信号S_Z的脉冲出现时(例如，在1PPS信号的情况下，每秒一个脉冲)，形成具有计数零的相应数字测量值。此时间对应于由相应第一时戳值C₁指示的时间。除了达到值SR-1(采样速率-1)外、直到达到值SR-1、在达到值SR-1后，每一另外的数字测量值都会促进计数的值递增地上升，当来自同步信号的下一个脉冲出现时，所述计数经重设到零。此外，来自同步信号的每一新脉冲还促进样本的分布于新时间t＝t0再次开始。

此外，从图3显而易见，与数字测量值的规则序列相比，所述样本的序列和采样频率因为例如石英不精确性和与温度有关以及与年限有关的漂移而具有不规则分布。

以下参看图4使用希望在由计数CNT＝3指示的时间t(CNT＝3)形成的数字测量值i_1d(t(CNT＝3))更详细地解释用于通过内插形成数字测量值的方法。

在这点上，图4展示说明来自模拟电流信号i₁的样本i_1k的分布的曲线图。举例来说，展示在时间t2和t3的样本i_1k(t2)和i_1k(t3)。如可从图3看出，希望数字测量值i_1d(t(CNT＝3))在由计数CNT＝3指示的时间t(CNT＝3)从样本i_1k(t2)和i_1k(t3)形成。内插以便形成搜寻的数字测量值i_1d(t(CNT＝3))在图4中仅仅作为实例通过使用线性内插法来实现，一般来说，可使用任何内插方法。使用线性内插法的独特优势在于其针对计算的速度，因为这仅需要两个样本。因此，在此情况下，按比较短的时间延迟(例如，在4kHz的采样速率下不超过250μs的时间延迟)计算新数字测量值是可能的。在一些情况下，其它内插方法按较高等级的精确度来计算内插值，但为此需要较多样本，这导致较长的延迟。取决于时间要求，因此需要选择线性或其它内插方法(例如，长程内插方法)。

可通过在时间t2和t3处的已知点i_1k(t2)和i_1k(t3)画出一条直线。可用通常已知的线性等式对此进行描述：

i_lk(t)＝m·t+n，

其中m表示直线的梯度且n表示在时间t＝0时与纵坐标轴的交点。

可使用以下等式来确定梯度m：

$>m=\frac{i_{1k}\left(t3\right)-i_{1k}\left(t2\right)}{t3-t2}.$>

可基于以下等式确定与纵坐标轴的交点n：

$>n=i_{1k}\left(t2\right)-t2·\frac{i_{1k}\left(t3\right)-i_{1k}\left(t2\right)}{t3-t2}.$>

对于数字测量值i_1d(t(CNT＝3))，根据以上关系获得在时间t(CNT＝3)时的数字测量值：

$>i_{1d}\left(t\right(CNT=3\left)\right)=i_{1k}\left(t2\right)+\frac{i_{1k}\left(t3\right)-i_{1k}\left(t2\right)}{t3-t2}·\left(t\right(CNT=3)-t2).$>

可因此确定在其它时间的数字测量值。

一般来说，内插以便形成数字测量值应涉及使用具有在待形成的数字测量值的时间之前与之后的时戳值的样本。在此情况下，可通过在可能时使用按时间顺序紧跟在待形成的数字测量值的时间之前和之后的样本来增加内插的精确度。

图5展示内插的执行的第一特殊情况。根据已从图3已知的时间线可看出，两个连续样本i_1k(t3)和i_1k(t4)处于两个连续数字测量值i_1d(t(CNT＝3))与i_1d(t(CNT＝4))之间。为了形成数字测量值i_1d(t(CNT＝4))，使用两个样本i_1k(t3)和i_1k(t4)中的仅一个，还有按时间顺序在其后的样本i_1k(t5)。在此情况下两个可能样本中的哪一个用于内插可被规定为处理器装置的参数。然而，一般来说，有可能使用每当样本仅由模数转换器产生时起始通过内插计算数字测量值这一规则。举例来说，可从完成信号AD_Ready辨识到此时间。因此，产生的每一个样本促进检查以确定是否可计算数字测量值和是否希望计算此类数字测量值的时间在样本的时间之前。在来自图5的实例中，在时间t3起始此过程，且从样本i_1k(t3)和i_1k(t2)计算数字测量值i_1d(CNT＝3)。在时间t4，在此情况下不计算值，因为在t3与t4之间不存在用于计算数字样本的另外时间。在时间t5，在示范性情况下，假定数字测量值i_1d(CNT＝4)是从i_1k(t5)和i_1k(t4)计算的。

在此情况下，因此内插使用的始终是紧跟在待形成的数字测量值之前和后的所述样本，这意味着在图5中指示的只有从t4到i_1d(CNT＝4)的箭头而非从t3到i_1d(CNT＝4)的箭头将接着生效。

图6展示内插的执行的另一特殊情况。可以看出，两个连续数字测量值i_1d(t(CNT＝3))和i_1d(t(CNT＝4))处于两个连续样本i_1k(t2)与i_1k(t3)之间。在此情况下，这两个样本i_1k(t2)和i_1k(t3)用以形成数字测量值i_1d(t(CNT＝3))和i_1d(t(CNT＝4))。