基于耦合电感的SiC MOSFET并联均流控制方法

摘要

本发明提供的一种基于耦合电感的SiC MOSFET并联均流控制方法，在并联SiC MOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上，通过本方法，能够对包括动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保证并联SiC MOSFET的各支路的电流均衡性，并且有效降低各SiC MOSFET器件的开通和关断损耗差异，有效避免不均衡应力的出现，对各SiC MOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。

说明书

技术领域

本发明涉及一种并联SiCMOSFET的电流均衡方法，尤其涉及一种基于耦合电感的 SiCMOSFET并联均流控制方法。

背景技术

SiCMOSFET即碳化硅场效应晶体管，由于其优异的性能使用越来越广泛；由于SiC MOSFET受到制造工艺和成品率的限制，单个的SiCMOSFET的通流能力有限，在工业应用中， 往往需要多个分离器件并联使用或者多芯片并联结构功率模块以达到工业控制目的，由于 各器件之间的参数存在分散性、不同器件的回路寄生参数还不能做到完全一致，多SiC MOSFET并联时就会产生电流不均衡问题，包括：导通后的静态电流不均衡以及开关过程中 的动态电流不均衡，不均衡的电流使得器件产生不对等的损耗、开关速度、电压以及电流应 力，尤其容易在最薄弱的器件上形成更高的过冲应力，从而危及器件的安全。

因此，需要提出一种新的方法，能够保证并联SiCMOSFET的各支路上的电流均衡 性，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿 命，提升并联器件的电气性能和耐用性。

发明内容

有鉴于此，本发明的目的是提供一种基于耦合电感的并联SiCMOSFET电流均衡方 法，能够保证并联SiCMOSFET的各支路上的电流均衡性，有效避免应力不均衡的现象出现， 对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并联器件的电气性能和耐用性。

本发明提供的一种基于耦合电感的并联SiCMOSFET电流均衡方法，在并联SiC MOSFET的各支路上均串联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上。

进一步，各支路的电感线圈的匝数相等。

进一步，根据耦合电感根据如下方法均衡各支路的电流：

根据安培环路定理：其中，n为线圈匝数，i为流过线 圈的电流，H为磁场强度，R为线圈的半径；当两个线圈匝数相等时，差模电感L_diff和由差模 电流产生的感应电动势u_diff满足：

ΔΦ＝ΔBS为差模磁通，S为磁芯的横截面 积，ΔB为磁场强度，即：

ΔB＝μ_rμ₀(H₁-H₂)(11)，

其中，μ₀为空气磁导率，μ_r为磁芯的相对磁导率，H₁和H₂分别为由电流i_d1和i_d2产生的磁 场强度，因此，由(11)式可得：

$\Delta B={\mathrm{n\mu }}_r{\mu }_0\frac{i_{d1}-i_{d2}}{2\pi R}---\left(12\right);$

由(10)和(12)式可得感应电动势u_diff为：

$u_{diff}=L_{diff}\frac{{\mathrm{d\Delta i}}_d}{dt}={\mu }_r{\mu }_0\frac{n^{2}S}{2\pi R}\frac{{\mathrm{d\Delta i}}_d}{dt}---\left(13\right);$

差模电感可以表示为：

在稳态时，id1＝id2，流过线圈的电流相等，在磁芯中产生的磁场相互抵消，线圈 之间没有耦合作用；此时，线圈中的磁通为与空气铰链的漏磁通，耦合电感等效于功率回路 中寄生电感：

$L_{\sigma }=n^2{\mu }_0\frac{S}{l}---\left(15\right);$

此时，DUT1和DUT2总电流i_dp和不平衡电流i_dn＝Δi_d，有：

$I=\left(\begin{array}{c}{i}_{dp}\\ i_{dn}\end{array}\right)=\left(\begin{array}{cc}1& 1\\ 1& -1\end{array}\right)\left(\begin{array}{c}{i}_{d1}\\ i_{d2}\end{array}\right)---\left(16\right);$

对应的回路阻抗Z_p和Z_n，有：

$\left(\begin{array}{c}{Z}_p\\ Z_n\end{array}\right)=\left(\begin{array}{cc}1& 1\\ 1& -1\end{array}\right)\left(\begin{array}{c}{Z}_1\\ Z_2\end{array}\right)+\left(\begin{array}{c}{L}_{\sigma }\\ L_{diff}\end{array}\right)---\left(17\right)$

等式右边第一项为不采用耦合电感时平衡电流和不平衡电流分量的回路阻抗，第 二项由耦合电感引入；其中，

$Z=\left(\begin{array}{c}{Z}_1\\ Z_2\end{array}\right)=\left(\begin{array}{c}{R}_1+{\mathrm{sL}}_1+R_{ds1}\\ R_1+{\mathrm{sL}}_1+R_{ds2}\end{array}\right)---\left(18\right)$

DUT1和DUT2并联端的电压

$v_{ds}=Z^{T}I=\left(\begin{array}{cc}{Z}_p& Z_n\end{array}\right)\left(\begin{array}{c}{i}_{dp}\\ i_{dn}\end{array}\right)=Z_p{i}_{dp}+Z_n{i}_{dn}---\left(19\right)$

由于v_ds为有限常数定，且L_diff>>L_σ，当器件处于非关断状态时，有|Z_n|>>|Z_p|，并联 器件的不平衡电流i_dn趋于零。

本发明的有益效果：本发明提供的基于耦合电感的并联SiCMOSFET电流均衡方 法，能够对包括动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保 证并联SiCMOSFET的各支路的电流均衡性，并且有效降低各SiCMOSFET器件的开通和关断 损耗，有效避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿 命，提升并联器件的电气性能和耐用性。

附图说明

下面结合附图和实施例对本发明作进一步描述：

图1为传统结构的等效示意图。

图2为本发明的结构示意图。

图3为传统结构双脉冲试验的电流应力实验结果。

图4为采用本方法后双脉冲试验的电流应力实验结果。

图5为传统结构的SiCMOSFET器件开通过程中的实验结果。

图6为采用本方法后SiCMOSFET器件开通过程中的实验结果。

图7为传统结构的SiCMOSFET器件关断过程中的实验结果。

图8为采用本发明后SiCMOSFET器件关断过程中的实验结果。

图9为采用本发明前和采用本发明后的开通过程中的损耗波形。

具体实施方式

图1为传统结构的等效示意图，图2为本发明的结构示意图，如图所示，本发明提供 的一种基于耦合电感的并联SiCMOSFET电流均衡方法，在并联SiCMOSFET的各支路上均串 联一个电感线圈，且各支路的电感线圈耦合于一个公共的磁芯上，通过本方法，能够对包括 动态不平衡电流以及静态不平衡电流在内的不平衡电流进行抑制，从而保证并联SiC MOSFET的各支路的电流均衡性，并且有效降低各SiCMOSFET器件的开通和关断损耗，有效 避免应力不均衡的现象出现，对各SiCMOSFET器件进行有效地保护，延长使用寿命，提升并 联器件的电气性能和耐用性。

本实施例中，各支路的电感线圈的匝数相等，通过这种结构，能够有效抑制SiC MOSFET器件各支路的不平衡电流，提升各支路的电流均衡性。

以下对于传统使用中电流不均衡性和本方法均衡各支路电流的原理作进一步详 述：

传统结构：如图1所示，图1中的三个被测器件DUT1、DUT2以及DUT3分别表示各SiC MOSFET器件，其中，DUT3通过栅极的反偏电压关断，其中DUT1和DUT2并联运行且功用一个驱 动电路驱动，驱动电阻为R_G，驱动电压为V_GS，图2中的各器件的运行参数包括：内栅极电阻 R_g、栅漏电容C_gd、栅源电容C_gs、漏源电容C_ds，封装引线在栅、漏、源极分别引入的寄生电感L_g、 L_d和L_s，L_dp1、L_dp2和R_dp1、R_dp2为器件外，由漏极布线引起的寄生电感和电阻，同理L_gn1、L_gn2和 R_gn1、R_gn2为器件外由源极连接线路引入的寄生电感和电阻；L_g12和R_g12为DUT1和DUT2之间驱 动线路引入的寄生电感和电阻。L为负荷电感，C_dc为直流母线电容，U_dc为直流母线电压，图1 中，等效寄生电感和电阻分别为：

$\left(\begin{array}{c}{L}_1=L_{dp1}+L_{gn1}+L_{d1}+L_{s1}\\ R_1=R_{dp1}+R_{gn1}\\ L_2=L_{dp2}+L_{gn2}+L_{d2}+L_{s2}\\ R_2=R_{dp2}+R_{gn2}\end{array}\right)---\left(1\right);$

SiCMOSFET器件的漏源电阻Rds受到器件栅源电压vgs的控制，即：

$R_{ds}=\frac{v_{ds}\left(t\right)}{i_d}=\left(\begin{array}{cc}\infty & v_{gs}<V_{th}\\ \frac{U_{dc}}{i_d}& V_{th}<v_{gs}<V_{GP}\\ \frac{U_{dc}-\frac{(V_{GS}-V_{GP})t}{C_{gd,av}(R_G+R_g)}}{I_L}& V_{GP}<v_{gs}<V_{GS}\\ R_{ds,on}& v_{gs}=V_{GS}\end{array}\right)---\left(2\right);$

v_ds(t)为器件的漏源电压，栅源电压V_th为器件的阈值电压，V_GP为由米勒效应产生 的平台电压，C_gd,av为器件栅漏电容平均值；漏极电流id满足关系：

$i_d=\left(\begin{array}{cc}0& v_{gs}<V_{th}\\ g_m[v_{gs}\left(t\right)-V_{th}]& V_{th}<v_{gs}<V_{GP}\\ I_L& v_{gs}>V_{GP}\end{array}\right)---\left(3\right);$

其中，g_m为跨导，且

$g_m=\frac{{\mathrm{\mu C}}_{OX}W}{L_{CH}}[v_{gs}\left(t\right)-V_{th}]=\beta [v_{gs}\left(t\right)-V_{th}]---\left(4\right);$

v_gs(t)为器件在t时刻的栅源电压，μ为载流子有效迁移率，C_OX为栅氧化层的单位 面积电容，W和L_CH分别为沟道宽度和长度，系数β为：

I_L可以表示为：Δt为器件的开通时间。

由上述可见：器件的漏极电流直接决定于器件的几个关键参数：跨导g_m、阈值电压 V_th、导通电阻R_ds,on、输入电容C_iss。同时，驱动电阻R_G同样决定漏极电流的上升率，器件封装 引入的寄生电感也会影响电流的动态特性。在多芯片或器件并联的过程中，非常容易引入 这些不平衡因素。

对于导通状态，主要考虑道通过电阻的影响，假设两个器件(DUT1和DUT2)的导通 电阻分别为最大值R_dsonmax和最小值R_dsonmin，那么导通电阻最小的器件分得最大的电流：

$\begin{array}{c}{I}_{\max }=\frac{R_{dson\max }}{R_{dson\min }+R_{dson\max }}{I}_{dp}\\ =\frac{1}{1+R_{dson\min }/R_{dson\max }}{I}_{dp}\end{array}---\left(7\right);$

其中，I_dp为两个器件的输出电流之和。可见，器件的均流能力，受到导通电阻分布 范围的影响。器件制造工艺越成熟，导通电阻越均衡，系数R_dsonmin/R_dsonmax越接近于1，器件的 均流效果越好。

对于开关状态，由式(3)和(4)可知，漏极电流受控于栅源电压v_gs(t)和阈值电压 V_th，即i_d＝β[v_gs(t)-V_th]²(8)，

由上可知，阈值电压小的器件，在开通过程中先导通，分担更多的电流；在关断过程中 却后截止，分担更少的电流。

综上述，并联的SiCMOSFET器件存在不均衡电流，而现有技术中是无法从源头上 对其解决。

而本方法中，如图1所示，以两个并联的SiCMOSFET器件运行为例，本方法通过耦 合电感的作用，并联支路的电流相等，两者在磁芯中产生的磁通方向相反、大小相等，合成 的磁通接近于零，从而对电流不起作用，进而达到主动抑制不平衡电流的产生。

本方法按照如下方式实现：

根据安培环路定理：其中，n为线圈匝数，i为流过线 圈的电流，H为磁场强度，R为线圈的半径；当两个线圈匝数相等时，回路的差模电感对两个 支路的不平衡电流，也即差模电流Δi_d＝i_d1–i_d2具有抑制作用，差模电感L_diff和由差模电流 产生的感应电动势u_diff满足：

ΔΦ＝ΔBS为差模磁通，S为磁芯的横截面 积，ΔB为磁场强度，即：

ΔB＝μ_rμ₀(H₁-H₂)(11)，

其中，μ₀为空气磁导率，μ_r为磁芯的相对磁导率，H₁和H₂分别为由流过DUT1的电流i_d1和 流过DUT2的i_d2产生的磁场强度，因此，由(11)式可得：

由(10)和(12)式可得感应电动势u_diff为：

$u_{diff}=L_{diff}\frac{{\mathrm{d\Delta i}}_d}{dt}={\mu }_r{\mu }_0\frac{n^{2}S}{2\pi R}\frac{{\mathrm{d\Delta i}}_d}{dt}---\left(13\right);$

差模电感可以表示为：由此，差模电流在耦合电感上受 到差模电感L_diff的限制，其大小由磁芯材料μ_r、尺寸S和线圈匝数n共同决定；

在稳态时，id1＝id2，流过线圈的电流相等，在磁芯中产生的磁场相互抵消，线圈 之间没有耦合作用。此时，线圈中的磁通为与空气铰链的漏磁通，耦合电感等效于功率回路 中寄生电感

$L_{\sigma }=n^2{\mu }_0\frac{S}{l}---\left(15\right);$

耦合电感抑制不平衡电流的本质在于：不平衡电流Δid所遇到的电感为两个线圈 之间的互感，比较大；每个支路的电流所遇到的是线圈的漏感，比较小；

此时，DUT1和DUT2总电流i_dp和不平衡电流i_dn＝Δi_d，有：

$I=\left(\begin{array}{c}{i}_{dp}\\ i_{dn}\end{array}\right)=\left(\begin{array}{cc}1& 1\\ 1& -1\end{array}\right)\left(\begin{array}{c}{i}_{d1}\\ i_{d2}\end{array}\right)---\left(16\right);$

对应的回路阻抗Z_p和Z_n，有：

$\left(\begin{array}{c}{Z}_p\\ Z_n\end{array}\right)=\left(\begin{array}{cc}1& 1\\ 1& -1\end{array}\right)\left(\begin{array}{c}{Z}_1\\ Z_2\end{array}\right)+\left(\begin{array}{c}{L}_{\sigma }\\ L_{diff}\end{array}\right)---\left(17\right)$

等式右边第一项为不采用耦合电感时平衡电流和不平衡电流分量的回路阻抗，第 二项由耦合电感引入；其中，

$Z=\left(\begin{array}{c}{Z}_1\\ Z_2\end{array}\right)=\left(\begin{array}{c}{R}_1+{\mathrm{sL}}_1+R_{ds1}\\ R_1+{\mathrm{sL}}_1+R_{ds2}\end{array}\right)---\left(18\right)$

DUT1和DUT2并联端的电压

$v_{ds}=Z^{T}I=\left(\begin{array}{cc}{Z}_p& Z_n\end{array}\right)\left(\begin{array}{c}{i}_{dp}\\ i_{dn}\end{array}\right)=Z_p{i}_{dp}+Z_n{i}_{dn}---\left(19\right)$

由于v_ds为有限常数定，且L_diff>>L_σ，当器件处于非关断状态时，有|Z_n|>>|Z_p|，并联 器件的不平衡电流i_dn可以趋于零，从而达到电流均衡的目的。

在实验中，负荷电感L为580μH，DUT为Cree公司的第二代SiCMOSFET器件 C2M0080120D，两个并联器件DUT1和DUT2的功率回路在PCB上的布局尽可能均衡；示波器采 用Tektronix公司的DPO3054，带宽500MHz；电流传感器采用Pearson公司的2877；电压探头 采用Tektronix公司的P6139A，带宽500MHz；通过DSP28335编程获得测试用的驱动脉冲；图3 和图4中可以看到，本方法能够有效主动平衡两个并联器件之间的电流应力,也就是说，图4 中DUT1和DUT2的电流曲线重合，达到了应力均衡。

如图5和图6所示，两个并联的SiCMOSFET器件在导通前后均存在较大的电流不均 衡现象，尤其是在动态过程中，最大不平衡电流约4A，电流最大不平衡度达到40％。开通动 态时，电流不一致是因为两个器件的阈值电压不一致。计算发现：没有耦合电感时，DUT1和 DUT2的开通损耗分别为76.09μJ和119.62μJ，总的开通损耗为195.72μJ；当采用耦合电感 后，开通损耗分别降低为46.15μJ和46.40μJ，总损耗为92.55μJ。可见，采用耦合电感后，器 件之间的损耗更加均匀，且较无耦合电感时的对应值更低。此外，在没有耦合电感时，两个 DUT的峰值电流分别为10.56A和14.16A，最大电流应力存在较大的差距，当采用耦合电感 后，峰值电流应力分别降低为9.76A和9.92A，更加均衡，如图6所示，在导通过程中DUT1和 DUT2的电流id曲线峰值前后基本重合，并且图9中可以看出，两个峰值较大的曲线分别为 DUT1和DUT2没有采用本发明的方法时的开通损耗，幅值最小的曲线为使用本发明后两个并 联器件的开通损耗，采用本发明后，两个并联器件的损耗基本一致，损耗均衡，从而保证了 在使用过程中的稳定性。

如图7和图8所示，两个并联的SiCMOSFET器件DUT1和DUT2在开关断程中，在关断 前，两DUT之间存在1A的电流差，是因为两个器件的导通电阻和回路寄生电阻存在差异所导 致的。采用本发明的方法后，对该不平衡电流仍然具有抑制能力。不平衡度从21％降低到 8％。没有耦合电感时，两个DUT的关断损耗分别为71.32μJ和80.40μJ；引入耦合电感后，关 断损耗分别降低为79.08μJ和81.68μJ，图8中可以看出，在关断过程中的DUT1和DUT2电流曲 线重合，实现了均衡。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较 佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技 术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本 发明的权利要求范围当中。