用于测试集成电路的方法体系

摘要

公开了一种集成电路。该集成电路包括输入和输出焊盘、具有第一电路系统的第一集成电路部分、以及具有不同于第一电路系统的第二电路系统的第二集成电路部分。第一集成电路部分被配置成将来自输入焊盘的输入测试信号提供给第二集成电路部分，并将来自第二集成电路部分的输出测试信号提供给输出焊盘，该输出测试信号由第二集成电路部分响应于该输入测试信号而生成。

说明书

相关申请的交叉引用

本申请要求于2013年11月7日提交的题为METHODOLOGYFOR TESTINGINTEGRATEDCIRCUITS(用于测试集成电路的方法体系)的美国 专利申请14/074,672的权益，该申请的全部内容通过援引被明确纳入于此。

背景

领域

本公开一般涉及集成电路，并且尤其涉及用于测试集成电路的方法体系。

引言

集成电路包括封装在塑料或陶瓷封装中的一个或多个管芯。管芯是在半 导体材料上形成的电子电路。通常，管芯是通过本领域熟知的工艺在硅或 其他半导体材料的单个晶片上大批次制造的。该晶片可随后被切割或分成个 体管芯。管芯稍后被封装到保护壳中以防止物理和环境损坏。壳(通常 被称为“封装”)支持将远程设备连接至该集成电路的电焊盘。

管芯可以是或数字或模拟的。在许多电信设备，诸如移动电话、个人数 字助理(PDA)、台式计算机、膝上型计算机、掌上大小的计算机、平板计算 机、工作站、游戏控制台、媒体播放器等中，数字管芯和模拟管芯被封装在分 别的集成电路中。这些集成电路是单片的因为每个封装包含仅一个管芯。 作为示例，典型的电信设备可具有由一个集成电路提供的基带处理器和由另一 集成电路提供的无线调制解调器。

为了满足对更小和更低成本设备不断增长的需求，半导体工业正移向将更 多功能性组合到单个封装中的技术。该技术经常用混合(意指将多个管芯组 合到单个封装中)集成电路来实现。这在尝试将数字管芯和模拟管芯组合到 单个封装中以用于电信应用时提出了某些技术挑战。这些模拟管芯具有非常 少的数字焊盘以与数字管芯通信，并且这些焊盘是测试人员不可访问的管芯到 管芯焊盘。

相应地，在本领域中存在对测试具有数字管芯和模拟管芯两者的混合集成 电路的需要。

概述

公开了集成电路的各方面。该集成电路包括输入和输出焊盘、具有第一 电路系统的第一集成电路部分、以及具有不同于第一电路系统的第二电路系统 的第二集成电路部分。第一集成电路部分被配置成将来自输入焊盘的输入测 试信号提供给第二集成电路部分，并将来自第二集成电路部分的输出测试信号 提供给输出焊盘，该输出测试信号由第二集成电路部分响应于该输入测试信号 而生成。

公开了一种测试集成电路的方法的各方面。该集成电路包括输入和输出 焊盘、具有第一电路系统的第一集成电路部分、以及具有不同于第一电路系统 的第二电路系统的第二集成电路部分。该方法包括从输入焊盘通过第一集成 电路部分向第二集成电路部分提供输入测试信号，响应于该输入测试信号而在 第二集成电路部分处生成输出测试信号，以及从第二集成电路部分通过第一集 成电路部分向输出焊盘提供该输出测试信号。

公开了集成电路的进一步方面。该集成电路包括输入和输出焊盘、具有 第一电路系统的第一集成电路部分、以及具有不同于第一电路系统的第二电路 系统的第二集成电路部分。第一集成电路部分包括用于从输入焊盘向第二集 成电路部分提供输入测试信号的装置，以及用于从第二集成电路部分向输出焊 盘提供输出测试信号的装置，该输出测试信号由第二集成电路部分响应于该输 入测试信号而生成。

应理解，根据以下详细描述，装置和方法的其他方面对于本领域技术人员 而言将变得容易明白，其中以解说方式示出和描述了装置、方法和制品的各个 方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干 细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本 质上是解说性的而非限制性的。

附图简述

现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各 个方面，其中：

图1是解说集成电路的示例的框图。

图2是解说集成电路的第一和第二集成电路部分的示例的框图。

图3是解说具有扫描测试能力的第一集成电路部分的示例的框图。

图4是解说用于第一集成电路部分的扫描测试焊盘连接的示例的示意图。

图5是解说具有功能测试能力的集成电路的示例的框图。

图6是解说用于测试集成电路的方法的示例的流程图。

根据惯例，为了清楚起见，附图中的某些可被简化。众所周知的结构和 组件可以框图形式示出或完全省略以避免湮没本公开通篇所给出的各种概念。

详细描述

以下将参照附图更全面地描述装置和方法的各个方面。然而，这些装置 和方法可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于 本文给出的任何具体装置或方法。确切而言，提供这些方面是为了使得本公 开将是透彻和完整的，并且其将向本领域技术人员完全传达本发明的范围。 基于本文中的教导，本领域技术人员应领会，本发明的范围旨在覆盖本公开中 提出的任何方面，不论其是独立实现的还是与本公开中提出的任何其他方面组 合实现的。例如，可以使用本文所阐述的任何数目的方面来实现装置或实践 方法。另外，装置或方法可使用作为本公开这提出的其他方面的补充或者替 代的其他结构和/或功能性来实现。因此，权利要求不应被限定于本公开通篇 提出的装置和方法的各个方面，而是应被给予与权利要求的语言相一致的完全 范围。

术语“装置”应被宽泛地解释以意指任何集成电路、或集成电路的任何部 分(例如，块、模块、组件、电路、元件等)、或其中集成电路与其他集成电 路或组件(例如，视频卡、主板等)组合的任何中间产品、或任何最终产品(例 如，移动电话、个人数字助理(PDA)、台式计算机、膝上型计算机、掌上大 小的计算机、平板计算机、工作站、游戏控制台、媒体播放器等)。术语 “方法”应类似地被宽泛地解释以意指集成电路或其任何部分、或任何中间或 最终产品的操作、或任何步骤、过程、算法等、或由此类集成电路(或其部分)、 中间产品、或最终产品执行的任何步骤、过程、算法等的任何组合。

本文中使用措词“示例性”来表示用作示例、实例或解说。本文中描述 为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术 语装置或方法的“实施例”不要求本发明的所有实施例包括所描述的组件、结 构、特征、功能性、过程、优点、益处、或操作模式。

术语“连接”、“耦合”或其任何变体意指在两个或更多个元件之间的、或 直接或间接的任何连接或耦合，且可涵盖“被连接”或“耦合”在一起的两个元件 之间存在一个或多个中间元件的存在。元件之间的耦合或连接可为物理的、 逻辑的、或其组合。如本文使用的，作为若干非限定和非穷尽性示例，两个 元件可被认为通过使用一条或多条导线、电缆、和/或印刷电气连接，以及通过 使用电磁能量(诸如具有在射频区域、微波区域以及光学(可见和不可见两者) 区域中的波长的电磁能量)来“连接”或“耦合”在一起。

术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒 体信号。信息和信号能使用各种各样的不同技艺和技术中的任一种来表示。 作为示例，贯穿本描述可能述及的数据、指令、命令、信息、信号、位、码元、 和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组 合来表示。

本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述一般 并不限定那些元素的数量或次序。确切而言，这些指定在本文中用作区别两 个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的 引述并不意味着只能采用两个元素、或者第一元素必须位于第二元素之前。 同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说 明书或权利要求中使用的“A、B、或C中的至少一者”形式的术语表示“A或B 或C或这些元素的任何组合”。

如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形 式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/ 或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/ 或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、 组件和/或其群组的存在或添加。

现在将介绍涉及集成电路的扫描和功能测试的各种方面。然而，如本领 域技术人员将容易领会的那样，此类方面可被扩展到用于集成电路和其他装置 的其他测试规程。相应地，对特定测试规程的任何引用只是为了解说用于测 试集成电路或装置的示例性方面，并且要理解此类方面具有很广范围的应用。

术语“通行”或“通行电路”或任何用于描述信号经电路、块、模块、元 件、集成电路部分等被传递的术语或短语不应被限定为直接连接。此类术语 或短语还应包括具有一个或多个中间元件的间接连接。作为示例，通行电路 可包括信号路径中的任何数目个缓冲器、反相器、延迟、放大器、衰减器等。 通行电路应涵盖所有传递信号而没有与另一信号发生复用或交换的可能性的 电路。

图1是解说集成电路的示例的框图。集成电路100可被配置成作为任何 合适装置的部分来操作。在一个实施例中，集成电路100可被配置成作为电 信设备(诸如，移动电话)、个人数字助理(PDA)、台式计算机、膝上型计 算机、掌上大小的计算机、平板计算机、机顶盒、导航设备、工作站、游戏控 制台、媒体播放器、或任何其他合适设备的部分来操作。集成电路100可被 配置成支持有线或无线信道上的通信。在无线信道的情形中，集成电路100 可被配置成支持任何适合的多址技术，作为示例包括码分多址(CDMA)系统、 多载波CDMA(MCCDMA)、宽带CDMA(W-CDMA)、高速分组接入(HSPA、 HSPA+)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、单载波 FDMA(SC-FDMA)系统、正交频分多址(OFDMA)系统、或者其他多址技 术。集成电路100可被进一步配置成支持任何合适的空中接口标准，作为示 例包括长期演进(LTE)、演进数据最优化(EV-DO)、超移动宽带(UMB)、 通用地面无线电接入(UTRA)、全球移动通信系统(GSM)、演进UTRA (E-UTRA)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、 Flash-OFDM、蓝牙、或任何其他合适的空中接口标准。由集成电路100所 支持的实际的空中接口标准和多址技术将取决于具体应用以及加诸于系统的 整体设计约束。

集成电路100被示出具有第一集成电路部分102和第二集成电路部分 104，但是可具有附加集成电路部分。在示例性实施例中，第一集成电路部 分102可以是基带处理器而第二集成电路部分104可以是无线调制解调器。 无线调制解调器可提供收发机功能以用于用由基带处理器生成的数据来调制 一个或多个载波信号以供在无线信道上传输，并用于解调在无线信道上从远程 装置接收的一个或多个载波信号以恢复数据以供由基带处理器进一步处理。

图2是解说集成电路的第一和第二集成电路部分的示例的框图。第一集 成电路部分102是用总线架构实现的基带处理器。取决于具体应用和整体设 计约束，总线架构可支持任何数目的互连总线和桥接器。总线202被用于将 核心处理器203中的各个电路(包括处理器204、存储器控制器206、存储器 208)和未示出的各个其他电路(诸如，定时源、电压调节器、功率管理电路 等)链接在一起。总线202还将核心处理器203链接至一般由I/O接口210 表示的各个I/O接口、测试模块212、和未示出的其他支持电路。

处理器204负责管理总线和一般处理，包括对存储在存储器208中或通过 I/O接口210从片外存储器检索的软件的执行。处理器204可用一个或多个 通用/和/或专用处理器来实现。示例包括微处理器、微控制器、DSP处理器、 以及其他能执行软件程序的电路系统。软件应当被宽泛地解释成意指任何指 令，无论其被称作软件、固件、中间件、微代码、硬件描述语言、或是其他。 作为示例，存储器208可包括RAM(随机存取存储器)、SRAM(静态随机 存取存储器)、DRAM(动态随机存取存储器)、SDRAM(同步动态存取存 储器)、闪存存储器、或任何其他适合的存储介质、或其任何组合。软件包 括当由处理器204执行时使基带处理器执行各种功能的指令。当触发事件发 生时，软件可从硬盘驱动器或其他非易失性存储被加载到存储器208中。在 软件执行期间，处理器204可以将一些指令加载到高速缓存中以提供访问速度。 随后可将一个或多个高速缓存行加载到通用寄存器文件中以供由处理器204执 行。替换地或附加地，处理器204可用专用硬件(诸如举例而言，一个或多 个FPGA(现场可编程门阵列))、PLD(可编程逻辑器件)、控制器、状态 机、门控逻辑、分立的硬件组件、或任何其他合适的电路系统、或其任何组合 来实现。

I/O接口210可被用于将基带处理器与数据源/阱232对接。数据源/阱 232可以是主计算机、或其他系统，其或在装置内或在该装置外。I/O接口 210可被配置成支持双导线连接、以太网连接、或至数据源/阱232的某种其他 合适连接。在一些示例性实施例中，数据源/阱232可包括用户接口，诸如键 盘、鼠标、操纵杆、显示器等。

I/O接口210还可被用于将基带处理器与第二集成部分104对接。在该 示例中，第二集成部分104是无线调制解调器，其具有自身的I/O接口252以 将传送和接收信道连接至基带处理器。传送信道包括数字传送电路254，其 在数字基带信号被数模(D/A)转换器256转换为模拟信号之前对其提供各种 处理。来自D/A转换器256的模拟信号被提供给无线发射机258，无线发射 机258提供各级混频(即，上变频)、滤波和放大以将模拟信号调制到一个或 多个高频载波上以供在无线信道上传输。

接收信道包括无线接收机260，其被配置成通过无线信道从远程装置接收 一个或多个高频经调制载波。无线接收机260类似地提供各级混频(即，下 变频)、滤波和放大以解调载波并恢复由远程装置传送的模拟信号。由无线 接收机260恢复的模拟信号在被提供给基带处理器之前被模数(A/D)转换器 262转换成数字信号并由数字接收电路264处理。

各种测试功能可被内建到集成电路100中。以稍后更详细描述的方式， 第一集成电路部分102中的测试模块212可被用于实现集成电路100的扫描和 功能测试两者。这些测试可在集成电路100被安装到装置中之前和/或之后执 行。出于本公开的目的，“扫描测试”指代自动测试模式生成(ATPG)过 程，由此测试模式在被提供给第一集成电路部分102之时使外部测试装备234 能检测在集成电路100的制造过程期间引入的缺陷。“功能测试”指代由此 测试模式在被提供给第一集成电路部分102之时使外部测试装备234能确定集 成电路上的硬宏(HM)是否正确工作的过程。HM是功能单元(例如，处理 器、图形等)、存储器等。

扫描测试可使用称为联合测试动作组(JTAG)的测试协议和测试机制或 某个其他适合方法体系来执行。JTAG在IEEE标准1149.1下被标准化。在 扫描测试期间，测试模块212可发信号通知第一集成电路部分102中的I/O接 口，以及驻留在第二集成电路部分104中的类似测试模块266。作为响应， 第一集成电路部分102中的I/O接口210可使核心处理器203与数据源/阱232 断开连接，将来自外部测试装备234的输入测试信号提供给核心处理器203， 以及从核心处理器203读回输出测试信号。第二集成电路部分104中的测试 模块266可使I/O接口252将数字传送和接收电路254和260与核心处理器203 断开连接，接收经由第一集成电路部分102中的I/O接口210接收自外部测试 装备234的输入测试信号，向数字传送和接收电路254和260提供这些输入测 试信号，从数字传送和接收电路254和260读回输出测试信号，以及将输出测 试信号转发给I/O接口210。来自核心处理器203的输出测试信号和来自数 字传送和接收电路254和260的输出测试信号可由I/O接口210提供给外部测 试装备234。如果输出测试信号与针对输入测试信号的预期输出匹配，则外 部测试装备234可提供关于集成电路100没有制造缺陷的指示。另一方面， 如果输出测试信号不同于针对输入测试信号所预期的，则外部测试装备234可 提供关于集成电路100有缺陷的指示。较佳地，外部测试装备被配置成提供 宽范围的测试模式以便覆盖充分范围的输入测试信号从而以高度确定性来检 测缺陷。

图3是解说具有扫描测试能力的第一集成电路部分的示例的框图。在该 示例中，集成电路100包括用于第二集成电路部分102的可访问扫描测试焊盘 对，其包括扫描测试输入焊盘302和扫描测试输出焊盘304。扫描测试焊盘 302和304可以是通用I/O焊盘或其他合适的测试焊盘。扫描测试焊盘302 和304可与用于测试第一集成电路部分102的扫描测试焊盘(未示出)分开， 或者在其他实施例中，可在第一与第二集成电路部分102和104之间利用切换、 时间共享或其他机制来共享。扫描测试焊盘302和304允许外部测试装备被 连接至第一集成电路部分102。第一集成电路部分102还包括管芯到管芯 (D2D)扫描测试焊盘对，其包括D2D扫描测试输出306和D2D扫描测试输 入308。这些D2D扫描测试焊盘在集成电路100外不可访问。相反，它们 提供与用于第二集成电路部分104的相应D2D扫描测试焊盘的内部连接。用 于第二集成电路部分104的D2D扫描测试焊盘包括D2D扫描测试输入焊盘310 和D2D扫描测试输出焊盘312。

在扫描测试模式期间，外部测试装备234可被连接至集成电路100上的扫 描测试焊盘。外部测试装备234可连同输入测试信号向扫描测试输入焊盘 302提供模式控制信号。模式控制信号向测试模块212提供关于集成电路100 处于测试中的指示。响应于模式控制信号，测试模块212发信号通知第一集 成电路102的I/O接口210和第二集成电路部分104中的测试模块266两者。 I/O接口212包括通行电路，其用作用于将输入测试信号从扫描测试输入焊盘 302通过第一集成电路部分102提供至D2D扫描测试输出焊盘306的装置。 输入测试信号可随后通过第一集成电路部分102上的D2D扫描测试输出焊盘 306与第二集成电路部分104上的D2D扫描测试输入焊盘310之间的连接被传 送给第二集成电路部分104。

由数字传送和接收电路254和260(参见图2)生成的输出测试信号可通 过第二集成电路部分104上的D2D扫描测试输出焊盘312与第一集成电路部 分104上的D2D扫描测试输入焊盘308之间的连接来提供给第一集成电路部 分102。以类似于输入测试信号的方式，I/O接口212包括通行电路，其用 作用于将输出测试信号从D2D扫描测试输入焊盘308通过第一集成电路部分 102提供至扫描测试输出焊盘304的装置。输出测试信号可随后被传送给外 部测试装备234以供通过扫描测试输出焊盘304进行处理。

图4是解说用于第一集成电路部分的扫描测试焊盘连接的示例的示意图。 如较早所讨论的，第一集成电路部分102使用四个扫描测试焊盘302、304、306 和308来支持针对第二集成电路104的扫描测试(参见图3)。每个扫描测 试焊盘支持四种连接：输入、输出、和输出启用、以及信号控制模式。为 了支持前文结合图3讨论的扫描测试模式的实现，扫描测试焊盘可被如下连接。

针对扫描测试输入焊盘302的输入连接通过I/O接口210耦合至D2D扫 描测试输出焊盘306的输出连接。如前文所述，来自外部测试装备的测试信 号输入被沿该路径通过第一集成电路部分路由至第二集成电路部分。扫描测 试输入焊盘302还使其信号控制模式连接耦合至测试模块212的输入，这允许 外部源迫使集成电路100进入扫描测试模式。来自测试模块212的输出被耦 合至D2D扫描测试输出焊盘306的信号控制模式连接以提供迫使第二集成电 路部分104(参见图3)进入扫描测试模式。因为扫描测试输入焊盘302在 用作对测试信号的输入，所以输出和输出启用连接可被接地。因为D2D扫 描测试输出焊盘306在用作对测试信号的输出，所以输出和输出启用连接可被 浮置或拉高。针对所有连接的输出和输出启用连接的极性可在其他实施例中 被保留。

针对D2D扫描测试输入焊盘308的输入连接通过I/O接口210耦合至扫 描测试输出焊盘304的输出连接。如前文所述，来自数字传送和接收电路254 和260(参见图2)的测试信号输出被沿该路径通过第一集成电路部分路由至 外部测试装备。针对扫描测试输入焊盘308和扫描测试输出焊盘304两者的 信号控制模式连接不被使用，并且因此可被浮置或拉高。因为D2D扫描测 试输入焊盘308用作对输出测试信号的输入，所以输出和输出启用连接可被接 地。因为扫描测试输出焊盘304用作对测试信号的输出，输出和输出启用连 接可浮置或拉高。信号控制模式、输出和输出启用连接的极性可在其他实施 例中被保留。

功能测试可使用任何合适的测试协议和测试机制来执行。返回至图2， 在一个示例性实施例中，外部测试装备234可被连接至集成电路102的数据焊 盘，它是在正常操作期间可能本将被连接至数据源/阱232的相同数据焊盘。 有了这种配置，输入测试信号可由外部测试装备232提供给第一集成电路部分 102并由处理器核203处理以产生输出测试信号。输出测试信号可随后由I/O 接口210通过集成电路100上的数据焊盘被传送回外部测试装备234。

可在集成电路100上提供分别的功能测试焊盘以支持针对第二集成电路 部分104的功能测试。图5是解说具有功能测试能力的集成电路的示例的 框图。在该示例中，集成电路100包括可访问扫描测试焊盘对，其包括扫描 测试输入焊盘502和功能测试输出焊盘504。功能测试焊盘502和504可以 是通用的I/O焊盘或其他合适的测试焊盘。功能测试焊盘502和504允许外 部测试装备被连接至第一集成电路部分102。

第一集成电路部分102还包括一对D2D数据焊盘，包括D2D数据输出和 D2D数据输入。这些D2D数据焊盘在集成电路100外不可访问。相反， 它们提供与用于第二集成电路部分104的相应D2D数据焊盘的内部连接。用 于第二集成电路部分104的D2D数据焊盘包括D2D数据输入焊盘510和D2D 数据输出焊盘512。以在以下更详细描述的方式，I/O接口210可提供在正 常操作期间在处理核203与第二集成电路部分104之间提供数据交换、以及还 在功能测试模式期间在外部测试装备234与第二集成电路部分104之间提供测 试信号交换的切换功能。

在功能测试模式期间，外部测试装备234可被连接至集成电路100上的功 能测试焊盘。外部测试装备234可向功能测试输入焊盘502提供模式控制信 号和输入测试信号。模式控制信号连同输入测试信号可被提供给I/O接口210 中的复用器514。复用器514用作用于将来自功能测试输入焊盘的输入测试 信号提供给第二集成电路部分104的装置。更具体地，复用器514将去往第 二集成电路部分104的输出在来自核心处理器203的数据与来自外部测试装备 234的输入测试信号之间切换。模式控制信号可被用于将选择输入驱至复用 器514。在示例性实施例中，当模式控制信号指示正常操作时，由处理器核 203生成的数据可被提供给第二集成电路部分104，而当模式控制信号指示测 试时，由外部测试装备234生成的输入测试信号可被提供给第二集成电路部分 104。

I/O接口210还可包括分用器516。分用器516用作用于将来自第二集 成电路部分104的测试信号输出提供给功能测试输出焊盘的装置。更具体地， 分用器516将来自第二集成电路部分104的输入在核心处理器203与外部测试 装备234之间切换。模式控制信号可被用于将选择输入驱至分用器516。在 示例性实施例中，当模式控制信号指示正常操作时，来自第二集成电路部分104 的输入可被提供给处理器核203，而当模式控制信号指示测试时，来自第二集 成电路部分104的输入可被提供给外部测试装备234。

图6是解说用于测试集成电路的方法的示例的流程图。如本公开中前文 详细描述的，集成电路可包括可被连接至外部测试装备的输入和输出焊盘。 测试焊盘可以是GPIO焊盘或其他合适的测试焊盘。该集成电路还可包括具 有第一电路系统的第一集成电路部分、以及具有不同于第一电路系统的第二电 路系统的第二集成电路部分。第一和第二集成电路部分可被制造在不同的晶 片上并被封装到单个封装中。

转向图6，在框602，第一和第二集成电路部分进入测试模式。第一集 成电路部分通过响应于在输入焊盘处接收到的一个或多个控制信号而向第二 集成电路部分提供一个或多个控制信号来使第二集成电路部分进入测试模式。 测试模式可以是扫描测试模式、功能测试模式、或某种其他合适的测试模式。

在框604，第一集成电路部分将在输入焊盘处接收到的输入测试信号提供 给第二集成电路部分。如前文所讨论的，输入测试信号可由通行电路、复用 器、或第一集成电路部分中的其他合适装置提供给第二集成电路部分。

在框606，第二集成电路部分响应于输入测试信号而生成输出测试信号。

在框608，第一集成电路部分将来自第二集成电路部分的输出测试信号提 供给输出焊盘。如前文所讨论的，输出测试信号可由通行电路、分用器、或 第一集成电路部分中的其他合适装置提供给输出焊盘。

应当理解，在测试集成电路的上下文中描述的框的任何特定次序或阶层是 为了提供用于测试集成电路的方法的示例而给出的。基于设计偏好，应理解 这些框的具体次序或阶层可被重新安排而仍在本发明的范围之内。

以上已经结合执行扫描测试或功能测试来描述了测试集成电路的各个方 面。已经用具有第一集成电路部分的集成电路来描述了扫描测试的某些方 面，其中第一集成电路部分具有通行电路以在测试焊盘与第二集成电路部分之 间提供测试信号。同样，已经结合具有第一集成电路部分的集成电路描述了 功能测试的某些方面，其中第一集成电路部分具有复用器和分用器以在测试焊 盘与第二集成电路部分之间提供测试信号。然而，如本领域技术人员将易于 领会的，所描述的通过第一集成电路部分来传递测试信号的各种方法体系并不 必然被限定于描述的示例性实施例。作为示例，本文针对扫描测试描述的第 一集成电路部分中的通行电路可在集成电路的其他实施例中被用于功能测试， 或其他测试。同样，本文针对功能测试描述的第一集成电路部分中的复用和 分用电路可在集成电路的其他实施例中被用于扫描测试，或其他测试。

提供了以上描述以使本领域中的任何技术人员均能够完全理解本公开的 全部范围。对于本文所公开的各个示例性实施例的修改对于本领域技术人员 会是显而易见的。由此，权利要求不应被限定于本文描述的本公开的各个方 面，而是应被给予与权利要求的语言相一致的完全范围。本公开通篇描述的 各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能 上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外， 本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利 要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112(f) 的规定下来解释，除非该要素是使用短语“用于…的装置”来明确叙述的或者 在方法权利要求情形中该要素是使用短语“用于…的步骤来叙述的。”