一种应用于MTEM发送机的全波形电压及电流记录装置

摘要

本发明公开了一种应用于MTEM（多通道瞬变电磁法）发送机的全波形电压及电流记录装置，由硬件部分和软件部分组成。所述硬件部分由前端调理电路、数据采集电路、高精度原子钟电路、以FPGA为核心的主控电路、供电电路和PC上位机组成。所述软件部分包括FPGA内的HDL程序、USB芯片固件程序、MSP430驯服原子钟程序以及PC上位机程序。所述装置具有高精度、低噪音等主要优点，可以将数据实时记录并传输给接收机，整机的数据采集长时间稳定、可靠。

说明书

技术领域

本发明属于信息记录设备领域，具体涉及一种应用于MTEM发送机的全波形电压及电流记录装置。

背景技术

对于我国这样一个矿产资源丰富的大国，勘察并合理开采我国矿产资源非常重要，电法（包括传导类和感应类电法）是用于金属矿勘查的重要方法；岩矿石的导电性、介电性和导磁性是电法勘探所利用的主要物理参数。目前，这些电法勘探方法存在的最突出问题是勘探地区干扰严重，而抗干扰最直接的办法是加大场源发射功率、扩大收发距（传导类电法）和降低观测信号频率（感应类电法），其结果是信噪比改善不明显而且增加了勘探成本，因而不可能满足深部金属矿勘查的需要，所以必需研究既能节约勘探成本，又能提高勘探效果的电法勘探高新技术。

多通道瞬变电磁法（Multi-channelTransientElectromagneticMethod，MTEM）与传统的瞬变电磁法技术不同，MTEM的工作模式为：1）采用接地导线源形式；2）采用源信号PRBS（PseudoRandomBinarySequence，伪随机码）；3）采用阵列式观测方式；4）采用一个发射机发射，阵列式接收的形式。整个排列沿着测线移动，源和接收机之间的中心点作为MTEM探测的记录点；5）测量大地脉冲响应电压，同时测量发射电流；6）类似于地震反射方法，通过反褶积和微分得到大地脉冲响应的时间导数，整理成共中心点道集，并将结果以共偏移剖面显示；7）采用与地震方法相似的资料解释技术；8）实现对地下深部油气目标体（2000m-4000m）的定位。

目前国内MTEM仪器还存在需要解决的问题，如石英钟同步不精确、发射电流下降沿非线性且有振荡、发射电流下降沿时间不能自动调整或不可自测、配套探头研制困难、抗干扰能力不够强、仪器存在内噪声等问题。因此，改善仪器的发射波形、完善噪声抑制技术和时钟同步技术、发展弱信号检测技术以及实现仪器与装置良好匹配等方面是当前研究的主要方向。

发明内容

为了解决目前国内MTEM仪器存在的技术缺陷，本发明提供一种用于监测大功率MTEM发射机的全波形电压及电流记录装置。所述全波形记录装置能够对电压和电流分别以低速和高速实施双通道共四路信号的高精度采集，整机能够实现长时间稳定、可靠的数据采集。

为解决上述问题，本发明采用以下技术方案：

一种应用于MTEM发送机的全波形电压及电流记录装置，包括硬件部分和软件部分，其特征在于：所述装置的硬件部分包括前端调理电路、数据采集电路、高精度原子钟电路、以FPGA为核心的主控电路、供电电路和PC上位机，所述前端调理电路一端与MTEM发送机相连接，另一端与所述数据采集电路相连接；所述数据采集电路一端与所述前端调理电路相连接，另一端与所述以FPGA为核心的主控电路相连接；所述以FPGA为核心的主控电路与所述数据采集电路、高精度原子钟电路和PC上位机相连接；所述供电电路与所述前端调理电路、数据采集电路、以FPGA为核心的主控电路和高精度原子钟电路相连接；所述装置的软件部分包括FPGA内的HDL程序、USB芯片固件程序、MSP430驯服原子钟程序和PC上位机程序。

所述前端调理电路包括电压调理电路和电流调理电路；所述电压调理电路包括分压模块和电压放大模块；所述分压模块一端与所述MTEM发送机的高电压输入端相连接，另一端与所述电压放大模块相连接；所述电压放大模块包括低速电压仪用放大模块和高速电压仪用放大模块；所述低速电压仪用放大模块一端与所述分压模块相连接，另一端与所述电压数据采集电路的滞回比较电路和低速电压数据采集电路相连接；所述高速电压仪用放大模块一端与所述分压模块相连接，另一端与所述电压数据采集电路的高速电压采集电路相连接；所述电流调理电路包括取样模块和电流放大模块，所述取样模块一端与所述MTEM发送机的大电流输入端相连接，另一端与所述电流放大模块相连接；所述电流放大模块包括低速电流仪用放大模块和高速电流仪用放大模块，所述低速电流仪用放大模块一端与所述分流模块相连接，另一端与所述电流数据采集电路的低速电流采集电路相连接；所述高速电流仪用放大模块一端与所述分流模块相连接，另一端与所述电流数据采集电路的高速电流采集电路相连接。

所述数据采集电路包括电压数据采集电路和电流数据采集电路。所述电压数据采集电路包括低速电压数据采集电路、高速电压数据采集电路、滞回比较电路和电压数据采集电路光耦隔离模块，所述滞回比较电路一端与所述低速电压仪用放大模块相连接，另一端与所述电压数据采集电路光耦隔离模块相连接；所述低速电压数据采集电路包括单端转差分模块和低速电压采集模块；所述单端转差分模块一端与所述低速电压仪用放大模块相连接，另一端与所述低速电压采集模块相连接；所述低速电压采集模块一端与所述单端转差分模块相连接，另一端与所述电压数据采集电路光耦隔离模块相连接；所述高速电压数据采集电路包括放大模块、加法电路和高速电压采集模块；所述放大模块一端与所述高速电压仪用放大模块相连接，另一端与所述加法电路相连接；所述加法电路一端与所述放大模块相连接，另一端与所述高速电压采集模块相连接；所述高速电压采集模块一端与所述加法电路相连接，另一端与所述电压数据采集电路光耦隔离模块相连接；所述电压数据采集电路光耦隔离模块一端与所述滞回比较模块、低速电压采集模块和高速电压采集模块相连接，另一端与所述以FPGA为核心的主控电路相连接。

所述电流数据采集电路包括低速电流数据采集电路、高速电流数据采集电路和电流数据采集电路光耦隔离模块；所述低速电流数据采集电路包括单端转差分模块和低速电流采集模块；所述单端转差分模块一端与所述低速电流仪用放大模块相连接，另一端与所述低速电流采集模块相连接；所述低速电流采集模块一端与所述单端转差分模块相连接，另一端与所述电流数据采集电路光耦隔离模块相连接；所述高速电流数据采集电路包括比例放大电路和高速电流采集模块；所述比例放大电路一端与所述高速仪用放大模块相连接，另一端与所述高速电流采集模块相连接；所述高速电流采集模块一端与所述比例放大电路相连接，另一端与所述电流数据采集电路光耦隔离模块相连接；所述电流数据采集电路光耦隔离模块一端与所述低速电流采集模块和高速电流采集模块相连接，另一端与所述以FPGA为核心的主控电路相连接。所述低速采集模块采用Δ-Σ型模数转换器，以满足持续低速采集要求；所述高速采集模块采用流水线型模数转换器，以满足间隔高速采集要求。

所述高精度原子钟电路包括单片机、GPS模块、原子钟模块、JTAG下载口、USB配置接口以及主控板接口。所述单片机通过串口1与原子钟模块相连接，通过串口2与GPS模块相连接；所述单片机与所述JTAG下载接口相连接；所述GPS模块通过串口与所述单片机相连接，通过PPS管脚与所述原子钟模块相连接；所述主控板接口与所述采集电路相连接；所述USB配置接口与所述以FPGA为核心的主控电路相连接；所述原子钟模块通过串口与所述单片机相连接，通过PPS管脚与所述GPS模块相连接，所述单片机和所述原子钟模块经主控板接口与所述以FPGA为核心的主控电路相连接。

所述以FPGA为核心的主控电路包括主控核心板与主控连接板两部分，所述两个部分相互连接，所述主控核心板由FPGA及外部存储器组成，所述存储器包括SDRAM和串行FLASH，所述SDRAM和所述串行FLASH与所述FPGA相连接；所述主控连接板包括电源接口模块、高速USB芯片模块、485及蓝牙模块、时钟接口模块、电压模拟板接口模块、电流模拟板接口模块、JTAG下载电路模块和测试信号输入接口模块，所述主控连接板通过所述电源接口模块与电源相连接，通过所述时钟接口模块与所述高速原子时钟电路相连接，通过所述电流模拟板接口模块与所述电流数据采集电路光耦隔离模块相连接，通过所述电压模拟板接口模块与所述电压数据采集电路光耦隔离模块相连接，通过所述高速USB芯片模块与所述PC上位机相连接，通过所述JTAG下载电路模块下载配置参数，通过所述测试信号输入接口模块引入测试信号。

所述供电电路与所述前端调理电路、数据采集电路、高精度原子钟电路和以FPGA为核心的主控电路相连接，为各电路或模块供电。

所述PC上位机通过高速USB接口与所述主控连接板相连接。

所述FPGA内的HDL程序包括时钟模块、ADC采集模块、SDRAM控制模块、等精度测频模块、串口发送与接收模块、复位模块、USB传输控制模块；所述时钟模块除了为所述ADC采集模块、SDRAM控制模块、等精度测频模块提供主时钟外，还为串口发送与接收模块提供所需的波特率；所述复位模块实现上电5s的延迟，再使能各个模块；所述ADC采集模块实现模数转换；所述串口接收模块用于接收GPS发出的时间串并填入低速电流采样点中的第二高位；所述SDRAM控制模块用来扩大数据存储空间；所述USB传输控制模块将采集得到的高速电压、高速电流、低速电压、低速电流、频率数据以及GPS信息分时送入USB芯片的相应端点中，然后将这些数据传到上位机，同时，所述USB传输控制模块分时轮询USB芯片的各端点，及时读取上位机传输给USB芯片的下行命令，并将所述命令转发到串口模块以实现对采集电路模块档位的及时切换；所述等精度测频模块用来测量频率。

所述USB芯片固件程序包括USB传输框架和实现低速电压、低速电流、高速电压、高速电流、频率以及GPS信息数据传输的功能模块。

所述MSP430驯服原子钟程序的作用是：MSP430通过发送命令来“驯服”高精度原子钟，原子钟电路板上电后，大约预热50s开始工作，将GPS卫星的1PPS接入SA.45S原子钟模块的1PPS输入脚，对其进行驯服，待驯服成功后，SA.45S原子钟将输出稳定的1PPS时钟脉冲以及10MHz时钟。MSP430程序在主循环中不断发送命令使原子钟返回当前工作状态，在中断服务函数中不断接收原子钟返回的工作状态信息并判断是否驯服成功。

所述PC上位机程序包括监控采集过程的主窗口程序模块、用于回看的子窗口程序模块和日志管理程序模块。所述主窗口程序模块完成实时不停的读、写、画功能；所述回看子窗口程序模块用于回看上位机保存的数据，还可以通过调节窗口中不同的参数，选择需要看到的细节，进行分析；所述日志管理程序模块用于将接收到的数据，包括时间、频率、发射码型、发射电压峰值、发射电流峰值、持续时间等信息，自动记录到日志文档中，以便后续查看时可以根据日志信息快速查找所需要的文件。

所述装置采用原子钟作为主控电路的时钟源，模数转换器的各个时钟都是通过原子钟输出的稳定时钟分频或倍频而来。通过原子钟与GPS的秒脉冲对钟，再让接收机与GPS的秒脉冲对钟，即可实现两套采集系统的近似同时采集。

所述主控电路采用低成本、低功耗、高性价比的FPGA作为主芯片，外扩大容量的SDRAM作为缓存，在高精度原子钟的驱动下，控制各个通道的数据采集与传输。

所述装置设计了模拟与数字混合采集的供电电路来实现单独供电，独立工作，并对噪音敏感器件做特殊处理。

所述装置持续采集并存储MTEM发射机发出的伪随机大电流信号，在后期的数据处理中，将其与接收机采集的信号做反卷积，从而获得大地脉冲响应。

所述装置的软件程序在Quartus、Keil、CCS、VS软件环境下设计完成。主要设计实现了FPGA内采集控制与传输逻辑的程序、高速USB微控制器的固件程序、MSP430驯服原子钟模块的程序与PC上位机显示与存储的程序。

本发明的优点和有益效果为：

1）本发明提供的应用于MTEM发送机的全波形电压及电流记录装置具有高精度、低噪音等优点，可以将数据实时记录并传输给PC上位机，整机的数据采集长时间稳定、可靠。

2）本发明提供的应用于MTEM发送机的全波形电压及电流记录装置，以原子钟作为主控电路的时钟源，使原子钟与GPS的秒脉冲对钟，再让接收机与GPS的秒脉冲对钟，即可实现两套采集系统的近似同时采集，并且对记录的波形进行精确的微秒级时间标记，GPS模块的加入可以实现即使在信号条件不利或天空可见性不佳的环境下也能获得时间输出。

3）本发明提供的应用于MTEM发送机的全波形电压及电流记录装置，利用SDRAM缓存控制器模块实现了海量数据的存储与传输，通过PC上位机程序可以完成实时不间断的读、写、画，上位机保存的数据可以通过软件进行回看，还可以通过调节不同的参数，以便选择需要看到的细节，进行分析。

附图说明

下面结合附图和实施例对本发明作进一步说明。

图1为本发明所述的应用于MTEM发送机的全波形电压及电流记录装置结构图。

图2为本发明所述的应用于MTEM发送机的全波形电压及电流记录装置整体设计框图。

图3为本发明所述的基于光耦数字隔离技术的电压采集部分的结构框图。

图4为本发明所述的基于光耦数字隔离技术的电流采集部分的结构框图。

图5为本发明所述的以FPGA为核心的主控电路结构框图。

图6为本发明所述的高精度原子钟电路板结构框图。

图中：1.MTEM发送机，2.前端调理电路，21.电压调理电路，211.分压模块，212.电压放大模块，2121.低速电压仪用放大模块，2122.高速电压仪用放大模块，22.电流调理电路，221.取样模块，222.电流放大模块，2221.低速电流仪用放大模块，2222.高速电流仪用放大模块，3.采集电路，31.电压数据采集电路，311.低速电压数据采集电路，3111.单端转差分模块，3112.低速电压采集模块，312.高速电压数据采集电路，3121.放大模块，3122.加法电路，3123.高速电压采集模块，313.滞回比较电路，314.电压数据采集电路光耦隔离模块，32.电流数据采集电路，321.低速电流数据采集电路，3211.单端转差分模块，3212.低速电流采集模块，322.高速电流数据采集电路，3221.比例放大电路，3222.高速电流采集模块，323.电流数据采集电路光耦隔离模块，4.以FPGA为核心的主控电路，41.电源接口模块，42.高速USB芯片，43.485及蓝牙模块，44.时钟接口模块，45.电压模拟调节板接口，46.电流模拟调节板接口，47.JTAG下载电路，48.串行FLASH，49.测试信号输入接口，5.PC上位机，6.时钟电路，61.单片机，611.串口1，612.串口2，62.GPS模块，621.串口，622.PPS管脚，63.原子钟模块，631.串口，632.PPS管脚，64.JTAG下载口，65.USB配置接口，66.主控板接口，7.供电电路。

具体实施方式

一种应用于MTEM发送机的全波形电压及电流记录装置，包括硬件部分和软件部分。所述装置的硬件部分包括前端调理电路（2）、数据采集电路（3）、以FPGA为核心的主控电路（4）、PC上位机（5）、高精度原子钟电路（6）和供电电路（7）。所述前端调理电路（2）一端与MTEM发送机（1）相连接，另一端与所述数据采集电路（3）相连接；所述数据采集电路（3）一端与所述前端调理电路（2）相连接，另一端与所述以FPGA为核心的主控电路（4）相连接；所述以FPGA为核心的主控电路（4）与所述数据采集电路（3）、PC上位机（5）和高精度原子钟电路（6）相连接；所述供电电路（7）与所述前端调理电路（2）、数据采集电路（3）、以FPGA为核心的主控电路（4）和高精度原子钟电路（6）相连接。所述装置的软件部分包括FPGA内的HDL程序、USB芯片固件程序、MSP430驯服原子钟程序和PC上位机程序。

所述前端调理电路（2）包括电压调理电路（21）和电流调理电路（22）。所述电压调理电路（21）包括分压模块（211）和电压放大模块（212），所述分压模块（211）一端与所述MTEM发送机（1）的高电压输入端相连接，另一端与所述电压放大模块（212）相连接；所述电压放大模块（212）包括低速电压仪用放大模块（2121）和高速电压仪用放大模块（2122），所述低速电压仪用放大模块（2121）一端与所述分压模块（211）相连接，另一端与所述电压数据采集电路的滞回比较电路（313）和低速电压数据采集电路(311)相连接；所述高速电压仪用放大模块（2122）一端与所述分压模块（211）相连接，另一端与所述电压数据采集电路的高速电压数据采集电路（312）相连接。所述电流调理电路（22）包括取样模块（221）和电流放大模块（222）。所述取样模块（221）一端与所述MTEM发送机（1）的大电流输入端相连接，另一端与所述电流放大模块（222）相连接；所述电流放大模块（222）包括低速电流仪用放大模块（2221）和高速电流仪用放大模块（2222），所述低速电流仪用放大模块（2221）一端与所述取样模块（221）相连接，另一端与所述电流数据采集电路（32）的低速电流数据采集电路（321）相连接；所述高速仪用电流放大模块（2222）一端与所述取样模块（221）相连接，另一端与所述电流数据采集电路（32）的高速电流数据采集电路（322）相连接。

所述数据采集电路（3）包括电压数据采集电路（31）和电流数据采集电路（32）。所述电压数据采集电路（31）包括低速电压数据采集电路（311）、高速电压数据采集电路（312）、滞回比较电路（313）和电压数据采集电路光耦隔离模块（314）。所述滞回比较电路（313）一端与所述低速电压仪用放大模块（2121）相连接，另一端与所述电压数据采集电路光耦隔离模块（314）相连接。所述低速电压数据采集电路（311）包括单端转差分模块（3111）和低速电压采集模块（3112）；所述单端转差分模块（3111）一端与所述低速电压仪用放大模块（2121）相连接，另一端与所述低速电压采集模块（3112）相连接；所述低速电压采集模块（3112）一端与所述单端转差分模块（3111）相连接，另一端与所述电压数据采集电路光耦隔离模块（314）相连接。所述高速电压数据采集电路（312）包括放大模块（3121）、加法电路（3122）和高速电压采集模块（3123）；所述放大模块（3121）一端与所述高速电压仪用放大模块（2122）相连接，另一端与所述加法电路（3122）相连接；所述加法电路（3122）一端与所述放大模块（3121）相连接，另一端与所述高速电压采集模块（3123）相连接；所述高速电压采集模块（3123）一端与所述加法电路（3122）相连接，另一端与所述电压数据采集电路光耦隔离模块（314）相连接。所述电压数据采集电路光耦隔离模块（314）一端与所述滞回比较模块（313）、低速电压采集模块（3112）和高速电压采集模块（3123）相连接，另一端与所述以FPGA为核心的主控电路（4）相连接。

所述电流数据采集电路（32）包括低速电流数据采集电路（321）、高速电流数据采集电路（322）和电流数据采集电路光耦隔离模块（323）。所述低速电流数据采集电路（321）包括单端转差分模块（3211）和低速电流采集模块（3212）；所述单端转差分模块（3211）一端与所述低速电流仪用放大模块（2221）相连接，另一端与所述低速电流采集模块（3212）相连接；所述低速电流采集模块（3212）一端与所述单端转差分模块（3211）相连接，另一端与所述电流数据采集电路光耦隔离模块（323）相连接。所述高速电流数据采集电路（322）包括比例放大电路（3221）和高速电流采集模块（3222）；所述比例放大电路（3221）一端与所述高速仪用放大模块（2222）相连接，另一端与所述高速电流采集模块（3222）相连接；所述高速电流采集模块（3222）一端与所述比例放大电路（3221）相连接，另一端与所述电流数据采集电路光耦隔离模块（323）相连接。所述电流数据采集电路光耦隔离模块（323）一端与所述低速电流采集模块（3212）和高速电流采集模块（3222）相连接，另一端与所述以FPGA为核心的主控电路（4）相连接。

所述低速采集模块（3112、3212）采用Δ-Σ型模数转换器，以满足持续低速采集要求；所述高速采集模块（3123、3222）采用流水线型模数转换器，以满足间隔高速采集要求。

所述高精度原子钟电路（6）包括单片机（61）、GPS模块（62）、原子钟模块（63）、JTAG下载口（64）、USB配置接口（65）以及主控板接口（66）。所述单片机通过串口1（611）与原子钟模块（63）相连接，通过串口2（612）与GPS模块（62）相连接；所述单片机（61）与所述JTAG下载接口（64）相连接；所述GPS模块（62）通过串口（621）与所述单片机（61）相连接，通过PPS管脚（622）与所述原子钟模块（63）相连接；所述主控板接口（66）与所述采集电路（3）相连接；所述USB配置接口(65)与以FPGA为核心的主控电路（4）相连接;所述原子钟模块（63）通过串口（631）与所述单片机（61）相连接，通过PPS管脚（632）与所述GPS模块（62）相连接，所述单片机（61）和所述原子钟模块（63）经所述主控板接口（66）与所述以FPGA为核心的主控电路（4）相连接。

所述以FPGA为核心的主控电路（4）包括主控核心板与主控连接板两部分，所述两个部分相互连接。所述主控核心板由FPGA及外部存储器组成，所述存储器包括SDRAM和串行FLASH（48），所述SDRAM和所述串行FLASH（48）与所述FPGA相连接，用作所述FPGA配置固化程序的存储器。所述主控连接板包括电源接口模块（41）、高速USB芯片（42）、485及蓝牙模块（43）、时钟接口模块（44）、电压模拟板接口（45）、电流模拟板接口（46）、JTAG下载电路（47）和测试信号输入接口（49），所述主控连接板通过所述电源接口模块（41）与电源（7）相连接，通过所述时钟接口模块（44）与所述高速原子时钟电路（6）相连接，通过所述电流模拟板接口（45）与所述电流数据采集电路（32）的光耦隔离模块（323）相连接，通过所述电压模拟板接口（46）与所述电压数据采集电路（31）的光耦隔离模块（314）相连接，通过所述高速USB芯片（42）与所述PC上位机（5）相连接，通过所述JTAG下载电路（47）下载配置参数，通过所述测试信号输入接口（49）引入测试信号。

所述供电电路（7）与所述前端调理电路（2）、数据采集电路（3）、以FPGA为核心的主控电路（4）和高精度原子钟电路（6）相连接，为各电路或模块供电。

所述PC上位机（5）通过高速USB接口（42）与所述主控连接板相连接。

所述FPGA内的HDL程序包括时钟模块、ADC采集模块、SDRAM控制模块、等精度测频模块、串口发送与接收模块、复位模块、USB传输控制模块；所述时钟模块除了为所述ADC采集模块、SDRAM控制模块、等精度测频模块提供主时钟外，还为串口发送与接收模块提供所需的波特率；所述复位模块实现上电5s的延迟，再使能各个模块；所述ADC采集模块实现模数转换；所述串口接收模块用于接收GPS发出的时间串并填入低速电流采样点中的第二高位；所述SDRAM控制模块用来扩大数据存储空间；所述USB传输控制模块将采集得到的高速电压、高速电流、低速电压、低速电流、频率数据以及GPS信息分时送入USB芯片的相应端点中，然后将这些数据传到上位机，同时，所述USB传输控制模块分时轮询USB芯片的各端点，及时读取上位机传输给USB芯片的下行命令，并将所述命令转发到串口模块中；所述等精度测频模块用来测量频率。

所述USB芯片固件程序包括USB传输框架和实现低速电压、低速电流、高速电压、高速电流、频率以及GPS信息数据传输的功能模块。

所述MSP430驯服原子钟程序的作用是：MSP430通过发送命令来“驯服”高精度原子钟，原子钟电路板上电后，大约预热50s开始工作，将GPS卫星的1PPS接入SA.45S原子钟模块的1PPS输入脚，对其进行驯服，待驯服成功后，SA.45S原子钟将输出稳定的1PPS时钟脉冲以及10MHz时钟。MSP430程序在主循环中不断发送命令使原子钟返回当前工作状态，在中断服务函数中不断接收原子钟返回的工作状态信息并判断是否驯服成功。

所述PC上位机程序包括监控采集过程的主窗口程序模块、用于回看的子窗口程序模块和日志管理程序模块。所述主窗口程序模块完成实时不停的读、写、画功能；所述回看子窗口程序模块用于回看上位机保存的数据，还可以通过调节窗口中不同的参数，选择需要看到的细节，进行分析；所述日志管理程序模块用于将接收到的数据，包括时间、频率、发射码型、发射电压峰值、发射电流峰值、持续时间等信息，自动记录到日志文档中，以便后续查看时可以根据日志信息快速查找所需要的文件。

所述装置采用原子钟作为主控电路的时钟源，模数转换器的各个时钟都是通过原子钟输出的稳定时钟分频或倍频而来。通过原子钟与GPS的秒脉冲对钟，再让接收机与GPS的秒脉冲对钟，即可实现两套采集系统的近似同时采集。

所述主控电路采用低成本、低功耗、高性价比的FPGA作为主芯片，外扩大容量的SDRAM作为缓存，在高精度原子钟的驱动下，控制各个通道的采集与数据传输。

所述装置设计了模拟与数字混合采集的供电电路来实现单独供电，独立工作，并对噪音敏感器件做特殊处理。

所述装置持续采集并存储MTEM发射机发出的伪随机大电流信号，在后期的数据处理中，将其与接收机采集的信号做反卷积，从而获得大地脉冲响应。

所述装置的软件程序在Quartus、Keil、CCS、VS软件环境下设计完成。主要设计实现了FPGA内的采集控制与传输逻辑的程序、高速USB微控制器的固件程序、MSP430驯服原子钟模块的程序与PC上位机显示与存储的程序。

在图1所示应用于MTEM发送机的全波形电压及电流记录装置结构图中，MTEM发送机（1）负责发送大电流、高电压信号，经过前端调理电路（2）后进入采集电路（3）,然后送入FPGA（4）内部进行存储和处理，最后在PC机（5）建立人机交互界面进行显示。在这个过程中由时钟电路（6）提供所需时钟，由供电电路（7）为各电路模块提供电能。

在图2所示应用于MTEM发送机的全波形电压及电流记录装置整体设计框图中，电压模拟板调理电路（21）是将发射机的高电压分压（211）后，使其进入采集板（31）时的信号幅度满足模数转换器(3112、3123)的输入范围；经过调理电路（21）的电压还有一部分经过比较器（313），整形成LVCMOS电平送入FPGA（4）的IO以便测频用。电流和电压模拟板（31、32）上都分别有两路数据采集电路，一路是32KSPS的低速采集电路（311、321），另一路是40MSPS的高速采集电路（312、322）。模数转换器(3112、3123)得到的数字量需经过光耦隔离（314）后，再送入FPGA（4）做处理。

与电压模拟板调理电路不同，电流模拟板（22）的调理电路首先需要将发送机（1）的大电流转换为电压信号以便测量，这里用的是1.5毫欧的取样电阻（221），50A的电流信号经过取样电阻后变为75毫伏的小信号。之所以选用电阻如此小的取样电阻，是为了防止大电流信号流经阻值很大的取样电阻后，取样电阻产生的热量使得其阻值发生大幅度变化，从而影响测量精度。取样电阻（221）转换后的弱电压信号还需要高增益、高带宽的放大电路（222）调理后，才能再给入后端的模数转换器（3212、3222），否则采集精度达不到要求。由于高速采集要求40MSPS采样率，前端调理电路的带宽至少要达到5~10MHz才能够保证采集的数据保持原有信号的高频信息尽量不失真。

以FPGA为核心的主控电路（4）的主要功能是，将低速电压(3112)、低速电流（3212）、高速电压（3123）、高速电流（3222）采集到的数字量整合，还对滞回比较器（313）输出的方波测频，并连同采集的数据一同发送到上位机（5）以便实时显示、存储。除了数据传输功能外，主控板还起到控制功能：控制模数转换器完成模拟量到数字量的转换，控制SDRAM与USB芯片（42）等完成数据的缓存和传输，还要接收上位机（5）通过USB（42）下发的命令完成档位切换。

PC上位机（5）的主要功能是：通过USB（42）接收下位机采集的数据，并做实时绘图显示、本地存储与计算等，此外，上位机（5）还能够控制调理电路（2）中的继电器切换档位。

485及蓝牙模块（43）主要是用来发送电流电压信号的峰值、频率值和时间等信息。高精度原子钟模块（6）为信号采集（3）提供了高稳定性时钟信号与GPS的秒脉冲信息。供电电路（7）中的锂电池向各个电路模块提供了低噪声、高性能的电源。

在图3所示基于光耦数字隔离技术的电压采集部分的结构框图中，发送机（1）的电压信号经过分压（211），各自的调理（21）后，送入电压数据采集电路（31），采集板（3）与主控FPGA（4）之间采用光耦（314）做电信号的隔离，另一路滞回比较电路（313）用来测频。

在图4所示基于光耦数字隔离技术的电流采集部分的结构框图中，与电压数据采集电路（31）不同，电流数据采集部分（32）不需要重复测量频率，因而不需要滞回比较电路（313）。发送机（1）的大电流信号需要经过电流-电压转换，这里采用1.5毫欧的取样电阻（221），由于经过取样电阻（221）之后的电压较小，因此后端需要高带宽、高放大倍数的放大电路（222）。其他部分的调理电路与电压调理电路（21）部分的类似，后端依然采用高速电流采集电路（322）、低速电流采集电路（321）和光耦隔离电路（323），并最终送入主控FPGA（4）。

在图5所示以FPGA为核心的主控电路结构框图中，主控电路可以分为主控核心板与主控连接板两部分。主控核心板主要由FPGA及一些外部存储器件等组成，存储器包括SDRAM及串行FLASH（48），其中SDRAM用于低速采集的数据缓存，串行FLASH（48）用作FPGA配置固化程序的存储器。主控连接板主要用于为核心板供电，包括板载高速USB芯片（42）、485及蓝牙芯片（43），该连接板还用于连接电流、电压模拟调节板（46）以及时钟板（44）等。

图6描述了高精度原子钟电路板结构框图，时钟板（6）主要由三部分组成：MSP430单片机（61）、GPS模块（62）、原子钟模块（63）。另外，时钟板还包括一些必要的下载口（64）、配置接口（65）以及与主控板的接口（66）等。MSP430单片机（61）作为主控，通过JTAG下载口（64）下载程序。单片机（61）通过串口1（611）与原子钟SA.45S（63）通讯，通过接收串口数据以获得原子钟运行状态，发送串口命令以控制其驯服时间。

GPS（62）串口的发送端还连接到FPGA的IO口，使得采集数据中包含位置坐标信息。GPS（62）的秒脉冲信号接到原子钟的PPS_IN（632）管脚，以驯服原子钟模块（63）。GPS（62）的工作模式通过其全速USB接口（65）设定，上位机（5）的软件设置好工作模式后，即可将工作模式的信息保存在GPS（62）内部，当模块掉电后从内部自动读出上次保存的工作模式信息。

时钟板（6）由主控板提供电源，引出的接口包括原子钟模块的秒脉冲信号及10MHz时钟信号、GPS模块的串口发送信号。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。